- -

Diagramas de Bloques

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diagramas de Bloques

Show full item record

Larrea Torres, MÁ. (2008). Diagramas de Bloques. http://hdl.handle.net/10251/1421

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/1421

Video Viewer

Item Metadata

Title: Diagramas de Bloques
Author: Larrea Torres, Miguel Ángel Gadea Gironés, Rafael Colom Palero, Ricardo José
UPV Unit: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Issued date:
Abstract:
2ª Sesión del Diseño Jerárquico con Quartus II. Curso de Diseño Lógico Programable con Quartus II.
Subjects: Fpga , Cpld , Eda , Quartus ii , Electrónica digital
Copyrigths: Reserva de todos los derechos
Publisher:
Universitat Politècnica de València
Type: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=4179d391-d6b0-f544-9339-18a5deb8de05
Learning Resource Type: Polimedia
Educational description: Seleccione esta Sesión de Demo y úsela como una Práctica Guiada de Laboratorio.
Intended End User Role: Alumno
Context: Ciclo superior
Difficulty: Dificultad media
Interactivity Level: Medio
Semantic Density: Alto
Typical Learning Time: 45 minutos
Educational language: Español
Access rigths: PUBLICO

recommendations

 

This item appears in the following Collection(s)

Show full item record