- -

Aplicación de técnicas avanzadas de verificación digital a la validación de una memoria de una sola programación

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Aplicación de técnicas avanzadas de verificación digital a la validación de una memoria de una sola programación

Show full item record

Barriuso Medrano, C. (2020). Aplicación de técnicas avanzadas de verificación digital a la validación de una memoria de una sola programación. http://hdl.handle.net/10251/149438

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/149438

Files in this item

Item Metadata

Title: Aplicación de técnicas avanzadas de verificación digital a la validación de una memoria de una sola programación
Secondary Title: State of the art digital verification methodology applied to the validation of a one-time programmable memory block
Author: Barriuso Medrano, Claudio
Director(s): Gadea Gironés, Rafael Calpe Maravilla, Javier
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Read date / Event date:
2020-07-22
Issued date:
Abstract:
[ES] Conforme avanza la industria electrónica, los circuitos integrados aumentan en complejidad. Las nuevas capacidades de fabricación permiten integrar en un chip de reducidas dimensiones gran cantidad de transistores. El ...[+]


[EN] Integrated circuits get more complex as the electronic industry evolves. New fabrication capabilities allow to integrate more and more transistors in a reduced size chip. Digital design has suffered major changes ...[+]


[CA] A mesura que avança la indústria electrònica, els circuits integrats augmenten en complexitat. Les noves capacitats de fabricació permeten integrar en un xip de reduïdes dimensions gran quantitat de transistors. El ...[+]
Subjects: Verificación UVM , Systemverilog , Memorias OTP , Verificación digital , ECC , CRC , UVM , OTP , Memory , Digital verification , Verification
Copyrigths: Cerrado
Publisher:
Universitat Politècnica de València
degree: Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics
Type: Tesis de máster

This item appears in the following Collection(s)

Show full item record