Aplicación de técnicas avanzadas de verificación digital a la validación de una memoria de una sola programación

Abstract

[ES] Conforme avanza la industria electrónica, los circuitos integrados aumentan en complejidad. Las nuevas capacidades de fabricación permiten integrar en un chip de reducidas dimensiones gran cantidad de transistores. El diseño digital ha sufrido grandes cambios desde las primeras implementaciones con puertas lógicas discretas. Actualmente, la funcionalidad de un bloque digital se especifica mediante una serie de directivas que vienen recogidas en los lenguajes de descripción hardware (HDL). De esta forma se crea un código que posteriormente puede sintetizarse en puertas lógicas. En la mayoría de ocasiones, el código desarrollado es complejo y extenso. Por otro lado, el elevado coste de producción de circuitos integrados exige que los diseños tengan el mínimo número de errores. Estos dos factores han motivado el desarrollo de metodologías de verificación digital que permiten evaluar la respuesta de un sistema. Mediante el desarrollo de tests aleatorizados que encapsulan el diseño se puede determinar si este funcionará correctamente. El presente trabajo desarrollará la verificación de una memoria de una sola programación (One Time Programmable memory) que formará parte de un producto final. Se describirá cómo se ha validado la memoria mediante SystemVerilog y la librería UVM, así como su funcionamiento.

[EN] Integrated circuits get more complex as the electronic industry evolves. New fabrication capabilities allow to integrate more and more transistors in a reduced size chip. Digital design has suffered major changes compared to the first implementations using discrete logic gates. Nowadays, the functionality of a digital block is specified through a series of statements defined by Hardware Description Languages (HDLs). This way, the developed code can be latter synthesized into logic gates. Normally, the developed code is extensive and intricate. On the other hand, the high cost of the fabrication process of integrated circuits requires this code to have as few errors as possible. These two factors have led to the development of digital verification methodologies that allow to evaluate the response of a system. Throughout the development of random tests that surrounds the DUT is possible to determine if the design will function correctly. The present thesis is based on the validation of a One Time Programmable memory that will take place in a final product developed by Analog Devices. An explanation of how the memory has been validated using SystemVerilog and the UVM library as well as how the memory works will be presented.

[CA] A mesura que avança la indústria electrònica, els circuits integrats augmenten en complexitat. Les noves capacitats de fabricació permeten integrar en un xip de reduïdes dimensions gran quantitat de transistors. El disseny digital ha patit grans canvis des de les primeres implementacions en portes lògiques discretes. Actualment, la funcionalitat d’un bloc digital s’especifica mitjançant un recull de directives en els llenguatges de descripció hardware (HDL). D’aquesta forma, es crea un codi que posteriorment es pot sintetitzar en portes lògiques. En la majoria d’ocasions, el codi desenvolupat és complex i extens. Per altra banda, l’elevat cost de producció dels circuits electrònics exigeix que els dissenys tinguen el mínim nombre d’errors. Aquests dos factors han motivat la creació de metodologies de verificació digital que permeten avaluar la resposta d’un sistema. Mitjançant el desenvolupament de tests aleatoritzats que encapsulen el disseny es pot determinar si aquest funcionarà correctament. El present treball desenvoluparà la verificació d’una memòria d’una sola programació (One Time Programmable memory) que formarà part d’un producte final fabricat per Analog Devices. Es descriurà com s’ha validat la memòria mitjançant SystemVerilog i la llibreria UVM, així com el seu funcionament.