Mostrar el registro sencillo del ítem
dc.contributor.advisor | López Rodríguez, Pedro Juan | es_ES |
dc.contributor.advisor | Sáez Barona, Sergio | es_ES |
dc.contributor.advisor | Petit Martí, Salvador Vicente | es_ES |
dc.contributor.author | Rodriguez Real, Rafael | es_ES |
dc.date.accessioned | 2020-10-19T09:08:31Z | |
dc.date.available | 2020-10-19T09:08:31Z | |
dc.date.created | 2020-09-17 | |
dc.date.issued | 2020-10-19 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/152302 | |
dc.description.abstract | [ES] En este Trabajo Fin de Grado se diseña y desarrolla una interfaz web de una sóla página (SPA), destinada a ser la parte visual de un simulador de procesadores superescalares para uso docente. Mediante la interfaz, el usuario puede modificar los parámetros de ejecución de dicho simulador, además de cargar y ejecutar sus propios ficheros de código ensamblador, para, una vez ejecutado el código, visualizar los diferentes datos proporcionados por la salida del simulador. Estos datos son procesados e incluidos en diferentes tablas que representan el estado del procesador en cada ciclo. El diseño de la interfaz es extensible para facilitar que, en un futuro, se añadan más tablas con mínimas modificaciones en el código. La implementación de la interfaz se ha realizado utilizando exclusivamente tecnologías front-end, concretamente JavaScript, HTML y CSS. También se han utilizado algunas funcionalidades del framework Material Design, Materialize CSS y el editor de código embebido CodeMirror. Para la implantación de interfaz y simulador se ha utilizado la tecnología Emscripten, que permite compilar el código en C del simulador y traducirlo a JavaScript. Mediante esta tecnología, tanto interfaz como simulador pueden ejecutarse sin necesidad de soporte dinámico en el back-end, lo que facilita la implantación en plataformas como PoliformaT. | es_ES |
dc.description.abstract | [EN] In this Final Degree Project a single page web interface (SPA) is designed and developed, aimed to be the visual part of a superscalar processors simulator for teaching purposes. With the application, the user can modify the simulator execution parameters, in addition to loading and executing assembly code files. Once the code has been executed the user can visualize the different data provided by the simulator output. Output data is processed and included in different tables that represent the state of the processor in each execution cycle. The interface design is extensible to facilitate adding more data tables with minimal source code modifications. The interface implementation has been done using specific front-end technologies, specifically JavaScript, HTML and CSS. Some functionalities of the Material Design framework, Materialize CSS, and the CodeMirror embedded code editor have also been leveraged. Emscripten technology has been used too, which allows the original simulator's C code to be compiled and translated into JavaScript. Using this technology, both the interface and the simulator can be run without the need of dynamic support in the back-end, which makes it easier the deployment of the application on platforms such as PoliformaT. | es_ES |
dc.format.extent | 130 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Front-end | es_ES |
dc.subject | SPA | es_ES |
dc.subject | Javascript | es_ES |
dc.subject | HTML | es_ES |
dc.subject | CSS | es_ES |
dc.subject | Materialize CSS | es_ES |
dc.subject | CodeMirror | es_ES |
dc.subject | Emscripten | es_ES |
dc.subject | Interfaz | es_ES |
dc.subject | Simulador de procesos superescalares | es_ES |
dc.subject | Superscalar processors simulator | es_ES |
dc.subject.classification | ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES | es_ES |
dc.subject.other | Grado en Ingeniería Informática-Grau en Enginyeria Informàtica | es_ES |
dc.title | Desarrollo de una interfaz web para un simulador de procesadores superescalares | es_ES |
dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica | es_ES |
dc.description.bibliographicCitation | Rodriguez Real, R. (2020). Desarrollo de una interfaz web para un simulador de procesadores superescalares. http://hdl.handle.net/10251/152302 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\118111 | es_ES |