- -

Desarrollo de una VIP en un entorno UVM para la verificación de IPs que implementen el protocolo de comunicación PCIe

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Desarrollo de una VIP en un entorno UVM para la verificación de IPs que implementen el protocolo de comunicación PCIe

Show simple item record

Files in this item

dc.contributor.advisor Monzó Ferrer, José María es_ES
dc.contributor.advisor Carreras Areny, Judit es_ES
dc.contributor.author Ravelo Mederos, Álvaro es_ES
dc.date.accessioned 2020-10-19T15:41:12Z
dc.date.available 2020-10-19T15:41:12Z
dc.date.created 2020-09-30 es_ES
dc.date.issued 2020-10-19 es_ES
dc.identifier.uri http://hdl.handle.net/10251/152401
dc.description.abstract [ES] El objetivo de este Trabajo Fin de Máster es desarrollar una Verification IP (VIP). Una VIP es una IP desarrollada utilizando lenguajes de descripción hardware (HDL) que tiene como finalidad garantizar el correcto funcionamiento de otro módulo hardware. Una VIP estudia el comportamiento del módulo, así como sus entradas y salidas, además de analizar el tratamiento de la información que se lleva a cabo en dicho módulo. Los resultados obtenidos en este proceso se contrastan con un modelo de referencia o modelo Golden, que se utiliza como ejemplo de funcionamiento correcto y como objetivo en la verificación del módulo en cuestión o DUT (Device Under Test). El desarrollo se realizará en un entorno UVM (Universal Verification Methodology), una metodología de verificación de vanguardia que posee ciertas ventajas respecto a metodologías tradicionales de verificación. El protocolo que verificará esta VIP desarrollada como parte del TFM es el PCIe o PCI express (Peripheral Component Interconnect express). Dicho protocolo tiene una gran relevancia en el mercado de las telecomunicaciones y de la electrónica en general, ya que se utiliza tanto en aplicaciones específicas de gran complejidad para la implementación de dispositivos en sistemas de mayor magnitud como en aplicaciones más simples destinadas a la denominada "electrónica de consumo". Maxlinear desarrolla circuitos integrados que hacen uso de dicho estándar, es por esa razón que está interesada en el desarrollo de una VIP que permita mejorar las tareas de validación de dichos dispositivos. La última generación de este estándar publicada es la quinta generación (PCIe Gen5), cuyas características son las que evaluará y verificará la VIP a desarrollar. Por tanto, en el presente TFM se desarrollará una VIP plenamente funcional que verifique un subset de las características del estándar PCIe y será diseñado con una arquitectura que permita fácilmente añadirle nuevas características del estándar en un futuro según las necesidades de la empresa. La verificación de esta VIP se llevará a cabo enfrentándola a una VIP de PCIe completa, adquirida por la empresa. es_ES
dc.description.abstract [EN] The main goal of this Final Masters Project is to develop a Verification IP (VIP). A VIP is an IP that is developed using hardware description languages (HDL) and that aims to guarantee that the performance of another hardware module is correct. A VIP studies the behaviour of the module, as well as its inputs and outputs, analysing also how information is managed inside the module. The results obtained from this analysis are compared with the ones obtained from a reference (or Golden) model, used in the verification as an example of the correct behaviour that is expected to be achieved in the DUT (Device Under Test). The whole development will be done in a UVM (Universal Verification Methodology) environment, a cutting edge verification methodology that provides significant improvements regarding the conventional hardware verification flow. The protocol for which this VIP is developed as Final Masters Project is PCIe, also known as PCI Express (Peripheral Component Interconnect express). This protocol is hugely relevant in the current telecommunications and electronics market, as it is used for both specific complex applications that are meant to be implemented in greater systems, and simpler applications for consumer electronics. Maxlinear is a company that develops integrated circuits that use this standard bus, which is the reason why they are interested in the development of a VIP that could improve the verification tasks related to these ICs. The latest release of this PCIe standard is the fifth generation (PCIe Gen5) and those features in the standard are the ones that are going to be verified by the VIP. Thus, the developed PCIe VIP (as Final Masters Project) will check a subset of the features in the PCIe standard, and will be designed prioritising scalability, in order to make it suitable to add new features and related checkers from PCIe specification in the near future, according to the needs of the company. The verification of the VIP itself will be done connecting it to another PCIe VIP, purchased by the company. en_EN
dc.format.extent 96 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject Verificación es_ES
dc.subject Hardware es_ES
dc.subject UVM es_ES
dc.subject SystemVerilog es_ES
dc.subject PCI es_ES
dc.subject PCIe es_ES
dc.subject VIP es_ES
dc.subject Banco de pruebas es_ES
dc.subject OOP es_ES
dc.subject Bus. es_ES
dc.subject Verification en_EN
dc.subject Testbench en_EN
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Máster Universitario en Ingeniería de Telecomunicación-Màster Universitari en Enginyeria de Telecomunicació es_ES
dc.title Desarrollo de una VIP en un entorno UVM para la verificación de IPs que implementen el protocolo de comunicación PCIe es_ES
dc.type Tesis de máster es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació es_ES
dc.description.bibliographicCitation Ravelo Mederos, Á. (2020). Desarrollo de una VIP en un entorno UVM para la verificación de IPs que implementen el protocolo de comunicación PCIe. http://hdl.handle.net/10251/152401 es_ES
dc.description.accrualMethod TFGM es_ES
dc.relation.pasarela TFGM\132411 es_ES


This item appears in the following Collection(s)

Show simple item record