- -

Implementación e integración sobre Keras tensorflow de capas neuronales desarrolladas con OpenCL-Verilog implementadas sobre FPGA

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Implementación e integración sobre Keras tensorflow de capas neuronales desarrolladas con OpenCL-Verilog implementadas sobre FPGA

Mostrar el registro sencillo del ítem

Ficheros en el ítem

Thumbnail
Nombre: Ruiz - Implementación ...
Tamaño: 7.287Mb
Formato: PDF
Abrir
dc.contributor.advisor Gadea Gironés, Rafael es_ES
dc.contributor.advisor Montilla Meoro, Fulgencio es_ES
dc.contributor.author Ruiz Quintana, Diego es_ES
dc.date.accessioned 2020-10-19T15:56:46Z
dc.date.available 2020-10-19T15:56:46Z
dc.date.created 2020-09-22 es_ES
dc.date.issued 2020-10-19 es_ES
dc.identifier.uri http://hdl.handle.net/10251/152432
dc.description.abstract [ES] En el mundo de la Inteligencia artificial y más concretamente en la aplicación (fase producción) de redes entrenadas off-line sobre dispositivos embebidos, cobra cada vez mayor importancia la utilización de dispositivos de tipo FPGA para acelerar al máximo las computaciones implicadas. En el proyecto se desarrollarán diferentes tipos de capas típicas de una red neuronal profunda (densas, CNN principalmente) basadas en el lenguaje OpenCL y su posterior compilación sobre FPGAs de INtelFPGA de la familia Cyclone V. Este es un objetivo eminentemente hardware y que puede derivar en la necesidad de implementación de librerías RTL específicas basadas en Verilog para mejorar las prestaciones de OpenCL compilado con el SDK de IntelFPGA. Otro objetivo importante del proyecto es conseguir integrar estas capas en los entornos típicos de entrenamiento de redes neuronales basados en python. Más concretamente el que se va a emplear en el proyecto es el entorno Keras-tensorflow. Para ello será necesario trabajar con pyopenCL y estamos entonces en un ámbito eminentemente software que requerirá de extracción de buenas comparativas con otros tipos de tecnologías (CPU-GPU) es_ES
dc.format.extent 102 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reconocimiento (by) es_ES
dc.subject FPGA es_ES
dc.subject Machine learning es_ES
dc.subject OpenCL es_ES
dc.subject Verilog es_ES
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació es_ES
dc.title Implementación e integración sobre Keras tensorflow de capas neuronales desarrolladas con OpenCL-Verilog implementadas sobre FPGA es_ES
dc.type Proyecto/Trabajo fin de carrera/grado es_ES
dc.rights.accessRights Abierto es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació es_ES
dc.description.bibliographicCitation Ruiz Quintana, D. (2020). Implementación e integración sobre Keras tensorflow de capas neuronales desarrolladas con OpenCL-Verilog implementadas sobre FPGA. http://hdl.handle.net/10251/152432 es_ES
dc.description.accrualMethod TFGM es_ES
dc.relation.pasarela TFGM\126972 es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem