- -

Disseny de caches de dades L1 mitjançant tecnologia SRAM i eDRAM

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Disseny de caches de dades L1 mitjançant tecnologia SRAM i eDRAM

Show full item record

Valero Bresó, A. (2011). Disseny de caches de dades L1 mitjançant tecnologia SRAM i eDRAM. http://hdl.handle.net/10251/15676

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/15676

Files in this item

Item Metadata

Title: Disseny de caches de dades L1 mitjançant tecnologia SRAM i eDRAM
Author: Valero Bresó, Alejandro
Director(s): Sahuquillo Borrás, Julio Petit Martí, Salvador Vicente
UPV Unit: Universitat Politècnica de València. Servicio de Alumnado - Servei d'Alumnat
Read date / Event date:
2011-06
Issued date:
Copyrigths: Cerrado
degree: Máster Universitario en Ingeniería de Computadores-Màster Universitari en Enginyeria de Computadors
Type: Tesis de máster

This item appears in the following Collection(s)

Show full item record