- -

Disseny de caches de dades L1 mitjançant tecnologia SRAM i eDRAM

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Disseny de caches de dades L1 mitjançant tecnologia SRAM i eDRAM

Mostrar el registro completo del ítem

Valero Bresó, A. (2011). Disseny de caches de dades L1 mitjançant tecnologia SRAM i eDRAM. http://hdl.handle.net/10251/15676.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/15676

Ficheros en el ítem

Metadatos del ítem

Título: Disseny de caches de dades L1 mitjançant tecnologia SRAM i eDRAM
Autor:
Director(es): Sahuquillo Borrás, Julio Petit Martí, Salvador Vicente
Entidad UPV: Universitat Politècnica de València. Servicio de Alumnado - Servei d'Alumnat
Fecha acto/lectura:
2011-06
Fecha difusión:
Derechos de uso: Cerrado
Titulación: Máster Universitario en Ingeniería de Computadores-Màster Universitari en Enginyeria de Computadors
Tipo: Tesis de máster

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem