Mostrar el registro sencillo del ítem
dc.contributor.advisor | Ripoll Ripoll, José Ismael | es_ES |
dc.contributor.author | Sales Moliner, Javier | es_ES |
dc.date.accessioned | 2021-10-06T10:54:39Z | |
dc.date.available | 2021-10-06T10:54:39Z | |
dc.date.created | 2021-09-10 | |
dc.date.issued | 2021-10-06 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/173987 | |
dc.description.abstract | [ES] La vulnerabilidad en los módulos DRAM ante ataques RowHammer presenta una amenaza a la privacidad e integridad de la información. Aunque actualmente los fabricantes integran mecanismos de mitigación en sus chips que requieren de ataques mucho más sofisticados, siguen sin ser totalmente infalibles, y con el avance de las futuras generaciones DDR la vulnerabilidad será aún mayor. En torno a esta problemática, para la efectividad del ataque resulta clave conocer con la mayor exactitud posible cómo las direcciones del módulo están organizadas internamente. Este trabajo recopila toda la información útil para tal propósito, y aporta un programa de análisis que combina métodos nuevos, junto a optimizaciones en métodos existentes, para determinar datos sobre la estructura del módulo. | es_ES |
dc.description.abstract | [EN] The vulnerability in DRAM modules to RowHammer attacks poses a threat to data privacy and integrity. Although manufacturers currently integrate mitigation mechanisms in their chips that require much more sophisticated attacks, they are still not totally infallible, and with the advance of future DDR generations the vulnerability will be even greater. In this regard, knowing as accurately as possible how the module addresses are mapped internally is key to the effectiveness of the attack.This work gathers all the information useful for this purpose, and provides an analysis program that combines new methods, together with optimizations in existing methods, to determine information about the module structure. | es_ES |
dc.format.extent | 86 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | DRAM Memories | es_ES |
dc.subject | Computer vulnerability | es_ES |
dc.subject | Security exploit | es_ES |
dc.subject | DRAM memory attacks | es_ES |
dc.subject | Hardware vulnerabilities | es_ES |
dc.subject | Vulnerabilidades de hardware | es_ES |
dc.subject | Ataques memoria DRAM | es_ES |
dc.subject | Vulnerabilidad informática | es_ES |
dc.subject | Memorias DRAM | es_ES |
dc.subject | Vulneración de seguridad | es_ES |
dc.subject | DRAM | es_ES |
dc.subject | RowHammer | es_ES |
dc.subject | Security vulnerability | es_ES |
dc.subject.classification | ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES | es_ES |
dc.subject.other | Máster Universitario en Ingeniería de Computadores y Redes-Màster Universitari en Enginyeria de Computadors i Xarxes | es_ES |
dc.title | Estudio mediante ingeniería inversa sobre la estructura de memorias DRAM | es_ES |
dc.type | Tesis de máster | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors | es_ES |
dc.description.bibliographicCitation | Sales Moliner, J. (2021). Estudio mediante ingeniería inversa sobre la estructura de memorias DRAM. Universitat Politècnica de València. http://hdl.handle.net/10251/173987 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\146407 | es_ES |