Mostrar el registro sencillo del ítem
dc.contributor.advisor | Naranjo Ornedo, Valeriana | es_ES |
dc.contributor.advisor | Colomer Granero, Adrián | es_ES |
dc.contributor.advisor | Pulgarín Ospina, Cristian Camilo | es_ES |
dc.contributor.author | Pons Moro, David | es_ES |
dc.date.accessioned | 2021-10-11T12:48:44Z | |
dc.date.available | 2021-10-11T12:48:44Z | |
dc.date.created | 2021-09-28 | es_ES |
dc.date.issued | 2021-10-11 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/174400 | |
dc.description.abstract | [ES] En los últimos años, el campo de la inteligencia artificial ha sufrido una tremenda explosión debido principalmente a dos grandes factores. En primer lugar, el proceso de digitalización llevado a cabo durante las últimas décadas ha posibilitado obtener grandes cantidades de datos (ya sea dato estructurado, señal, imagen, vídeo, etc.) dando pie al desarrollo de algoritmos de machine learning que permiten generar modelos de conocimiento a partir del dato. Para que estas ingentes cantidades de datos puedan ser analizadas en busca de patrones característicos que definan cierta tarea, se precisa de un potente hardware que permita entrenar redes neuronales profundas. En este sentido, el segundo factor que ha posibilitado la explosión de la IA ha sido el gran crecimiento en el campo de la aceleración computacional por hardware gráfico mediante GPUs. En el contexto detallado anteriormente, el grupo de investigación CVBLab de la Universitat Politècnica de València dispone de una infraestructura propia de inteligencia artificial. El actor principal de esta infraestructura de inteligencia artificial es el sistema NVIDIA DGX A100. Dicha máquina está compuesta por 8x NVIDIA A100 Tensor Core GPUs ofreciendo 5 petaFLOPS de potencia de cálculo y 320GB de memoria RAM. Adicionalmente, CVBLab dispone de cuatro equipos Intel i7 @4.20GHz con 32GB de RAM y (2x) tarjetas gráficas NVIDIA Titan XP y dos equipos Intel i7 @4.20GHz con 32GB de RAM y (2x) tarjetas gráficas NVIDIA Titan V en cada máquina. El presente TFG tiene como objetivo la implementación de protocolos para la administración inteligente de recursos en un clúster GPU de altas prestaciones mediante la librería de gestión de colas de tarea SLURM y el uso de Dockers. Adicionalmente, el alumno se adentrará en el campo de la inteligencia artificial, generando tareas básicas con las que poder evaluar el correcto funcionamiento del protocolo implementado. | es_ES |
dc.format.extent | 63 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Inteligencia artificial | es_ES |
dc.subject | Gestión de colas | es_ES |
dc.subject | Administración inteligente de recursos hardware | es_ES |
dc.subject | NVIDIA DGX A100 | es_ES |
dc.subject | SLURM | es_ES |
dc.subject | Dockers | es_ES |
dc.subject.classification | TEORIA DE LA SEÑAL Y COMUNICACIONES | es_ES |
dc.subject.other | Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació | es_ES |
dc.title | Diseño, desarrollo e implementación de un protocolo automático para la gestión inteligente de tareas en una infraestructura de inteligencia artificial | es_ES |
dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Comunicaciones - Departament de Comunicacions | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.description.bibliographicCitation | Pons Moro, D. (2021). Diseño, desarrollo e implementación de un protocolo automático para la gestión inteligente de tareas en una infraestructura de inteligencia artificial. Universitat Politècnica de València. http://hdl.handle.net/10251/174400 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\144001 | es_ES |