Mostrar el registro sencillo del ítem
dc.contributor.advisor | Martínez Peiró, Marcos Antonio | es_ES |
dc.contributor.author | Barreras Almarcha, Héctor | es_ES |
dc.date.accessioned | 2021-10-11T16:08:54Z | |
dc.date.available | 2021-10-11T16:08:54Z | |
dc.date.created | 2021-09-20 | es_ES |
dc.date.issued | 2021-10-11 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/174496 | |
dc.description.abstract | [ES] Proponemos una solución de librerías software para habilitar el análisis, modificación y virtualización programáticos de lenguajes de descripción hardware con el principal objetivo de aumentar la productividad de los diseñadores digitales, reduciendo el tiempo que deben dedicar a tareas repetitivas y propensas a errores humanos, como pueden ser revisiones de código, adaptación de código a un estilo determinado, pequeños test unitarios o traducción de descripciones hardware entre diferentes lenguajes. Como prueba de concepto se presenta una implementación de un subset de SystemVerilog 2017 que permite un conjunto de casos de uso. | es_ES |
dc.description.abstract | [EN] We propose a software library solution to enable the programmatic analysis, modification and virtualization of hardware description languages with the main objective of increasing the productivity of digital designers, reducing the time that must be invested into repetitive and error-prone tasks such as code reviews, code-style adaptation, small unit tests or translation of hardware descriptions between different languages. As a proof of concept, we present an implementation of a subset of SystemVerilog 2017 that allows a series of use cases. | en_EN |
dc.format.extent | 611 | es_ES |
dc.language | Inglés | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Hardware Description Languages (HDL) | es_ES |
dc.subject | Verilog | es_ES |
dc.subject | SystemVerilog | es_ES |
dc.subject | Librería software | es_ES |
dc.subject | Análisis HDL | es_ES |
dc.subject | Virtualización HDL | es_ES |
dc.subject | Software library | en_EN |
dc.subject | HDL analysis | en_EN |
dc.subject | HDL virtualization | en_EN |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Máster Universitario en Ingeniería de los Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics | es_ES |
dc.title | DUST: Solución Multipropósito para Procesado HDL. | es_ES |
dc.type | Tesis de máster | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.description.bibliographicCitation | Barreras Almarcha, H. (2021). DUST: Solución Multipropósito para Procesado HDL. Universitat Politècnica de València. http://hdl.handle.net/10251/174496 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\145505 | es_ES |