- -

HLS Kernel Execution on a Multi­FPGA Prototype

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

  • Estadisticas de Uso

HLS Kernel Execution on a Multi­FPGA Prototype

Show simple item record

Files in this item

dc.contributor.advisor Flich Cardo, José es_ES
dc.contributor.advisor Cilardo, Alessandro es_ES
dc.contributor.advisor Tornero Gavilá, Rafael es_ES
dc.contributor.author Nuzzo, Rosa es_ES
dc.date.accessioned 2021-10-18T11:12:26Z
dc.date.available 2021-10-18T11:12:26Z
dc.date.created 2021-09-23
dc.date.issued 2021-10-18 es_ES
dc.identifier.uri http://hdl.handle.net/10251/174878
dc.description.abstract [ES] El objetivo de este proyecto es permitir el uso de un prototipo multi­FPGA como plataforma de cálculo en la que se puedan ejecutar simultáneamente núcleos FPGA codificados en síntesis de alto nivel. El proyecto se divide en dos pasos: En el primer paso, se desarrolla el soporte para compilar un kernel HLS desnudo para un prototipo FPGA, generando un núcleo IP. A continuación, se añade el núcleo IP generado con bloques lógicos de comunicación y memoria (DDR, AXI) en un diseño desarrollado para un dispositivo FPGA. Todos los dispositivos incluidos en la FPGA serán accesibles a través de las direcciones de memoria. En el lado del host, éste utiliza el protocolo MMI para lanzar el flujo de bits, escribir en la memoria, lanzar el kernel, leer la memoria y comprobar la corrección. El acceso a la memoria, la sincronización del kernel y el paso de argumentos se realizará a través de direcciones AXI mapeadas en memoria. Por último, se realiza la validación de los pasos anteriores mediante una ejecución satisfactoria. En el segundo paso, el diseño a nivel de sistema se adapta a una arquitectura multiFPGA interconectada. Cada FPGA será accesible individual y simultáneamente desde el mismo host, utilizando el protocolo MMI. Este proyecto permitirá utilizar el prototipo como demostrador de sus capacidades computacionales. es_ES
dc.description.abstract [EN] This project aims to enable the use of a multi­FPGA prototype as a to compute platform where FPGA kernels coded in High Level Synthesis can be run concurrently. The project is divided into two steps: In the first step, develop support to compile a bare HLS kernel for one FPGA prototype, generating an IP core. Next, the generated IP core is added with communication and memory logic blocks (DDR, AXI) in a design developed for an FPGA device. All the devices included in the FPGA will be accessible through memory addresses. On the host side, the host uses the MMI protocol to launch the bitstream, write memory, launch the kernel, read memory and check correctness. Memory access, kernel synchronization and argument passing will be performed through memory­mapped AXI addresses. Finally, the validation of the previous steps is performed by mean of a successful run. In the second step, the system­level design is adapted for an interconnected multiFPGA architecture. Each FPGA will be individually and simultaneously accessible from the same host, using the MMI protocol. This project will allow the prototype to be used as a demonstrator of its computational capabilities. es_ES
dc.format.extent 91 es_ES
dc.language Inglés es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject FPGAs es_ES
dc.subject Clusters de cómputo es_ES
dc.subject Programación en HLS es_ES
dc.subject Compute Clusters es_ES
dc.subject HLS programming es_ES
dc.subject.classification ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES es_ES
dc.subject.other Máster Universitario en Ingeniería Informática-Màster Universitari en Enginyeria Informàtica es_ES
dc.title HLS Kernel Execution on a Multi­FPGA Prototype es_ES
dc.title.alternative Ejecución de Código HLS en un Prototipo Multi-FPGA es_ES
dc.type Tesis de máster es_ES
dc.rights.accessRights Abierto es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica es_ES
dc.description.bibliographicCitation Nuzzo, R. (2021). HLS Kernel Execution on a Multi­FPGA Prototype. Universitat Politècnica de València. http://hdl.handle.net/10251/174878 es_ES
dc.description.accrualMethod TFGM es_ES
dc.relation.pasarela TFGM\144406 es_ES


This item appears in the following Collection(s)

Show simple item record