- -

Floorplan-Aware High Performance NoC Design

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Floorplan-Aware High Performance NoC Design

Mostrar el registro completo del ítem

Roca Pérez, A. (2012). Floorplan-Aware High Performance NoC Design [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/17844.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/17844

Ficheros en el ítem

Metadatos del ítem

Título: Floorplan-Aware High Performance NoC Design
Autor:
Director(es): Flich Cardo, José Silla Jiménez, Federico
Entidad UPV: Universitat Politècnica de València. Departamento de Sistemas Informáticos y Computación - Departament de Sistemes Informàtics i Computació
Fecha acto/lectura:
2012-10-26
Fecha difusión:
Resumen:
Las actuales arquitecturas de m�ltiples n�cleos como los chip multiprocesadores (CMP) y soluciones multiprocesador para sistemas dentro del chip (MPSoCs) han adoptado a las redes dentro del chip (NoC) como elemento -ptimo ...[+]
Palabras clave: Noc , Switch design , On-chip networks , Vlsi
Derechos de uso: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/17844
Tipo: Tesis doctoral

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem