- -

Floorplan-Aware High Performance NoC Design

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Floorplan-Aware High Performance NoC Design

Show full item record

Roca Pérez, A. (2012). Floorplan-Aware High Performance NoC Design [Tesis doctoral no publicada]. Universitat Politècnica de València. https://doi.org/10.4995/Thesis/10251/17844

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/17844

Files in this item

Item Metadata

Title: Floorplan-Aware High Performance NoC Design
Author: Roca Pérez, Antoni
Director(s): Flich Cardo, José Silla Jiménez, Federico
UPV Unit: Universitat Politècnica de València. Departamento de Sistemas Informáticos y Computación - Departament de Sistemes Informàtics i Computació
Read date / Event date:
2012-10-26
Issued date:
Abstract:
Las actuales arquitecturas de m�ltiples n�cleos como los chip multiprocesadores (CMP) y soluciones multiprocesador para sistemas dentro del chip (MPSoCs) han adoptado a las redes dentro del chip (NoC) como elemento -ptimo ...[+]
Subjects: Noc , Switch design , On-chip networks , Vlsi
Copyrigths: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/17844
Publisher:
Universitat Politècnica de València
Type: Tesis doctoral

recommendations

 

This item appears in the following Collection(s)

Show full item record