- -

HLS: Estructura de código de diseño y verificación

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

HLS: Estructura de código de diseño y verificación

Mostrar el registro completo del ítem

Gadea Gironés, R. (2022). HLS: Estructura de código de diseño y verificación. http://hdl.handle.net/10251/180845

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/180845

Visor de vídeos

Metadatos del ítem

Título: HLS: Estructura de código de diseño y verificación
Autor: Gadea Gironés, Rafael
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha difusión:
Resumen:
Generar hardware desde c++ es una tendencia de futuro que cada vez está más avanzada. Presentamos un cómo hacerlo y verificarlo fácilmente con HLS de Intel
Palabras clave: High Level Synthesis (HLS) , Diseño de hardware , Verificación de hardware
Código UNESCO: 3307 - Tecnología electrónica
Derechos de uso: Reconocimiento (by)
Tipo: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=f83d0200-8a4f-11ec-bb6e-aff2fb441308
Tipo de recurso educativo: Screencast
Descripción acerca del uso: Simple visualización
Destinatario: Alumno
Contexto: Postgrado
Dificultad: Fácil
Nivel de interactividad: Bajo
Densidad semántica: Bajo
Tiempo típico: 10 minutos
Idioma del destinatario: Español
Permiso de acceso: PUBLICO

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem