- -

Automatización de regresiones de test para sistemas de control de versiones en entornos de diseño y verificación digital

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

  • Estadisticas de Uso

Automatización de regresiones de test para sistemas de control de versiones en entornos de diseño y verificación digital

Show full item record

Roig Monzón, P. (2022). Automatización de regresiones de test para sistemas de control de versiones en entornos de diseño y verificación digital. Universitat Politècnica de València. http://hdl.handle.net/10251/181895

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/181895

Files in this item

Item Metadata

Title: Automatización de regresiones de test para sistemas de control de versiones en entornos de diseño y verificación digital
Author: Roig Monzón, Pablo
Director(s): Gadea Gironés, Rafael Jiménez Marquina, Francisco Javier Carreras Areny, Judit
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Read date / Event date:
2022-03-24
Issued date:
Abstract:
[ES] El presente proyecto plantea, en el ámbito del diseño digital y la verificación funcional, un sistema de automatización de regresiones. Existe un repositorio compartido donde se suben tanto los ficheros de diseño ...[+]


[EN] This project proposes, in the field of digital design and functional verification, a regression automation system. There is a shared repository where both the digital design files (Hardware Description Language, HDL) ...[+]
Subjects: Verificación , Test de regresión , Python , UVM , Perforce , RTL , Diseño Digital , VCS , Automatización: script , Circuito integrado , Verification , Regression testing , Digital Design , Automation , Script , Integrated circuit
Copyrigths: Cerrado
Publisher:
Universitat Politècnica de València
degree: Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics
Type: Tesis de máster

recommendations

 

This item appears in the following Collection(s)

Show full item record