- -

Photonic logic-gates: boosting all-optical header processing in future packet-switched networks

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Photonic logic-gates: boosting all-optical header processing in future packet-switched networks

Show simple item record

Files in this item

dc.contributor.advisor Ramos Pascual, Francisco es_ES
dc.contributor.author Martínez Canet, Josep Manuel es_ES
dc.date.accessioned 2008-05-06T11:43:30Z
dc.date.available 2008-05-06T11:43:30Z
dc.date.created 2006-12-19T09:00:00Z es_ES
dc.date.issued 2008-05-06T11:43:27Z es_ES
dc.identifier.uri http://hdl.handle.net/10251/1874
dc.description.abstract Las redes ópticas de paquetes se han convertido en los últimos años en uno de los temas de vanguardia en el campo de las tecnologías de comunicaciones. El procesado de cabeceras es una de las funciones más importantes que se llevan a cabo en nodos intermedios, donde un paquete debe ser encaminado a su destino correspondiente. El uso de tecnología completamente óptica para las funciones de encaminamiento y reconocimiento de cabeceras reduce el retardo de procesado respecto al procesado eléctrico, disminuyendo de ese modo la latencia en el enlace de comunicaciones. Existen diferentes métodos de procesado de datos para implementar el reconocimiento de cabeceras. El objetivo de este trabajo es la propuesta de una nueva arquitectura para el procesado de cabeceras basado en el uso de puertas lógicas completamente ópticas. Estas arquitecturas tienen como elemento clave el interferómetro Mach-Zehnder basado en el amplificador óptico de semiconductor (SOA-MZI), y utilizan el efecto no lineal de modulación cruzada de fase (XPM) en los SOAs para realizar dicha funcionalidad. La estructura SOA-MZI con XPM es una de las alternativas más atractivas debido a las numerosas ventajas que presenta, como por ejemplo los requisitos de baja energía para las señales de entrada, su diseño compacto, una elevada relación de extinción (ER), regeneración de la señal y el bajo nivel de chirp que introducen. Este trabajo se ha centrado en la implementación de la funcionalidad lógica XOR. Mediante esta función se pueden realizar diversas funcionalidades en las redes ópticas. Se proponen dos esquemas para el reconocimiento de cabeceras basados en el uso de la puerta XOR. El primer esquema utiliza puertas en cascada. El segundo esquema presenta una arquitectura muy escalable, y se basa en el uso de un bucle de realimentación implementado a la salida de la puerta. Asimismo, también se presentan algunas aplicaciones del procesado de cabeceras para el encaminamiento de paquetes basadas en el uso d es_ES
dc.language Inglés es_ES
dc.rights Reserva de todos los derechos es_ES
dc.source Riunet
dc.subject Interferometers es_ES
dc.subject Packet-switching es_ES
dc.subject All-optical es_ES
dc.subject Logic es_ES
dc.subject Gates es_ES
dc.subject Header/label es_ES
dc.subject Xor es_ES
dc.subject Networks es_ES
dc.subject Soa-mzi es_ES
dc.subject.classification TEORIA DE LA SEÑAL Y COMUNICACIONES es_ES
dc.title Photonic logic-gates: boosting all-optical header processing in future packet-switched networks
dc.type Tesis doctoral es_ES
dc.subject.unesco 3325 - Tecnología de las telecomunicaciones es_ES
dc.identifier.doi 10.4995/Thesis/10251/1874 es_ES
dc.rights.accessRights Abierto es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Comunicaciones - Departament de Comunicacions es_ES
dc.description.bibliographicCitation Martinez Canet, JM. (2006). Photonic logic-gates: boosting all-optical header processing in future packet-switched networks [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/1874. es_ES
dc.type.version info:eu repo/semantics/acceptedVersion es_ES
dc.relation.tesis 2532 es_ES


This item appears in the following Collection(s)

Show simple item record