Adaptation, migration and improvement of the scripts and testbench used for testing the Maxlinear chip from Wi-Fi 6 (IEEE 802.11ax) to Wi-Fi 7 (IEEE 802.11be) using Cadence's Palladium platform.

Abstract

[ES] En el presente trabajo fin de grado se describe el proceso de adaptación, migración y mejora de los scripts y testbench usados para el testeo del chip de Maxlinear de la sexta generación de Wi-Fi (IEEE 802.11ax) a la séptima generación (IEEE 802.11be) utilizando la plataforma Palladium de Cadence. Palladium es una herramienta de emulación hardware y software que nos permite acelerar el proceso de verificación, reduciendo el tiempo de simulación de cada test que se ejecuta sobre el módulo a verificar (en este caso, la capa física del chip de Wi-Fi 7). Entre los proyectos actuales de Maxlinear está el desarrollo del chip de la séptima generación de Wi-Fi, así pues, el presente TFG supone un importante beneficio a la empresa ya que la mejora de los scripts junto con la reducción del tiempo de testeo implica el incremento en la verificación de la cobertura de código manteniendo los tiempos previstos de tape-out. Reducir el tiempo de tape-out se traduce en acelerar el proceso de introducir está nueva tecnología en el mercado.

[EN] In this final degree project it can be found the process of adaptation, migration and improvement of the scripts and testbench used for the test of the Maxlinear sixth-generation chip of Wi-Fi (IEEE 802.11ax) to the seventh generation (IEEE 802.11be) using Palladium, a tool of Cadence. Palladium is a hardware and software emulation tool that lets us accelerate the verification process by reducing the simulation time of each test running in the module we want to verify (in this case, the physical layer of the Wi-Fi 7 chip). Between the current projects of Maxlinear, we can find the development of the seventh generation of the Wi-Fi chip. Hence, this project is beneficial for the business due to the fact that the improvement of the scripts with the reduction of the testing time involves an increase in the verification coverage of code, keeping the tape-out time limits. By reducing the tape-out time, we accelerate the process of introducing this new technology to the market.