Mostrar el registro sencillo del ítem
dc.contributor.advisor | Colom Palero, Ricardo José | es_ES |
dc.contributor.advisor | Fe, Jorge Deolindo | es_ES |
dc.contributor.author | Guirado Carulla, Daniel | es_ES |
dc.date.accessioned | 2022-10-14T18:59:31Z | |
dc.date.available | 2022-10-14T18:59:31Z | |
dc.date.created | 2022-09-20 | es_ES |
dc.date.issued | 2022-10-14 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/187872 | |
dc.description.abstract | [ES] De la complejidad de los diseños digitales en el ámbito de la guerra electrónica surge la necesidad de realizar test a dichos sistemas usando señales complejas. Para generar estas señales es necesario de equipos especializados con altas prestaciones, que requieren un sistema completo para testear (antenas, hardware, sistema operativo, etc). Para poder realizar verificaciones en estados tempranos del diseño en FPGAde equipos de guerra electrónica, se va a desarrollar un AWG configurable tanto en prestaciones de señal como en número de canales y paralelizaciones de salida. De este modo se reducirá el tiempo de diseño pudiendo observar el comportamiento del diseño implementado en FPGAante señales complejas. | es_ES |
dc.description.abstract | [EN] From the complexity of digital designs in the field of electronic warfare arises the need to test these systems using complex signals. To generate these signals, it is necessary to have specialized equipment with high performance, that requires a complete system to test (antennas, hardware, operating system, etc). In order to carry out verifications in early stages of the design in FPGA of electronic warfare equipment, a configurable AWG will be developed both in signal performance and in the number of channels and output parallelizations. In this way, the design time will be reduced, being able to observe the behavior of the design implemented in FPGA in the face of complex signals. | en_EN |
dc.format.extent | 124 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | FPGA | es_ES |
dc.subject | AWG | es_ES |
dc.subject | VHDL | es_ES |
dc.subject | ELINT | es_ES |
dc.subject | COMINT | es_ES |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics | es_ES |
dc.title | Diseño, verificación e implementación de un AWG multicanal coherente para FPGA | es_ES |
dc.title.alternative | Design, verification and implementation of a consistent multichannel AWG for FPGAs | es_ES |
dc.title.alternative | Disseny, verificació i implementació d'un AWG multicanal coherent per FPGA | es_ES |
dc.type | Tesis de máster | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.description.bibliographicCitation | Guirado Carulla, D. (2022). Diseño, verificación e implementación de un AWG multicanal coherente para FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/187872 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\140845 | es_ES |