Mostrar el registro sencillo del ítem
dc.contributor.advisor | Herrero Bosch, Vicente | es_ES |
dc.contributor.advisor | Brotons Alcázar, David | es_ES |
dc.contributor.author | García Alvaredo, Juan | es_ES |
dc.date.accessioned | 2022-12-28T11:25:56Z | |
dc.date.available | 2022-12-28T11:25:56Z | |
dc.date.created | 2022-12-19 | es_ES |
dc.date.issued | 2022-12-28 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/190970 | |
dc.description.abstract | [ES] El objetivo principal de esta tesis es el desarrollo de una placa de evaluación de baja potencia donde todos los dispositivos que la conforman se caracterizan por tener un tamaño pequeño, bajo consumo y ruido y una gran flexibilidad. De esta manera, el usuario dispone de distintas configuraciones para la conexión de sensores externos. Esta placa incorporará un ADC tipo SAR de 16 bits (AD4696) que será el dispositivo bajo prueba (DUT), ocho amplificadores de ganancia programable (PGA) de entrada MAX41400, una referencia ADR3425 y su propia gestión de energía a través del SIMO MAX77642 que proporcionará la alimentación a la mayoría de los dispositivos. Además, esta placa es compatible con el factor de forma del Arduino lo que permite apilar una gran variedad de placas para conectarse de manera sencilla a la placa de evaluación. | es_ES |
dc.description.abstract | [EN] The main goal of this thesis is the design of a low power evaluation board in which all devices are characterized by small size, low power consumption and noise, and high flexibility so that the user can have several options in terms of external sensors connection. This board will incorporate a 16-bit SAR type ADC (AD4696) which will be the device under test (DUT), eight MAX41400 input programmable gain amplifiers (PGA), an ADR3425 reference, its own power management through the MAX77642 SIMO which will provide power to most of the devices. In addition, this board is compatible with the Arduino form factor, allowing a range of boards to be stacked for easy connection to this evaluation board. | en_EN |
dc.format.extent | 50 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Placas de evaluación | es_ES |
dc.subject | Conversores analógico-digitales | es_ES |
dc.subject | Circuitos Integrados | es_ES |
dc.subject | Automatización. | es_ES |
dc.subject | Evaluation boards | en_EN |
dc.subject | Analog-to-digital converters | en_EN |
dc.subject | Integrated circuits | en_EN |
dc.subject | Automation. | en_EN |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Máster Universitario en Ingeniería de Telecomunicación-Màster Universitari en Enginyeria de Telecomunicació | es_ES |
dc.title | Desarrollo de una placa de evaluación para una plataforma de medidas de baja potencia y gran precisión con componentes de bajo consumo para conversor tipo SAR | es_ES |
dc.title.alternative | Development of an evaluation board for a low-power, high-accuracy measurement platform with low-power components for SAR type converter. | es_ES |
dc.title.alternative | Desenvolupament d' una placa d' evaluació per a una plataforma de mesures de baixa potència i gran precisió amb components de baix consum per a conversor tipus SAR | es_ES |
dc.type | Tesis de máster | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.description.bibliographicCitation | García Alvaredo, J. (2022). Desarrollo de una placa de evaluación para una plataforma de medidas de baja potencia y gran precisión con componentes de bajo consumo para conversor tipo SAR. Universitat Politècnica de València. http://hdl.handle.net/10251/190970 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\151710 | es_ES |