- -

HLS: diseño, emulacion y coverificación

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

  • Estadisticas de Uso

HLS: diseño, emulacion y coverificación

Show full item record

Gadea Gironés, R. (2023). HLS: diseño, emulacion y coverificación. http://hdl.handle.net/10251/193886

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/193886

Video Viewer

Item Metadata

Title: HLS: diseño, emulacion y coverificación
Author: Gadea Gironés, Rafael
UPV Unit: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Issued date:
Abstract:
HLS: Diseño, Emulacion y Coverificación
Subjects: Verificación de hardware , Diseño de hardware , High Level Synthesis (HLS) , Emulación , Coverificación
UNESCO code: 3306 - Ingeniería y tecnología eléctrica
Copyrigths: Reconocimiento (by)
Type: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=708e1a80-6b20-11ed-be3b-9d8990010433
Learning Resource Type: Screencast
Educational description: Visualizar el vídeo
Intended End User Role: Alumno
Context: Ciclo superior
Difficulty: Fácil
Interactivity Level: Bajo
Semantic Density: Bajo
Typical Learning Time: 10 minutos
Educational language: Español
Access rigths: PUBLICO

recommendations

 

This item appears in the following Collection(s)

Show full item record