- -

Verificación automática de la topología en circuitos analógicos y mixtos

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Verificación automática de la topología en circuitos analógicos y mixtos

Mostrar el registro sencillo del ítem

Ficheros en el ítem

[Cerrado]
Nombre: Vivas - Verificacion ...
Tamaño: 1.335Mb
Formato: PDF
Solicitar una copia al autor
dc.contributor.advisor Herrero Bosch, Vicente es_ES
dc.contributor.advisor Ruiz Martínez, Miguel Ángel es_ES
dc.contributor.author Vivas Pastor, Iván es_ES
dc.date.accessioned 2023-07-26T14:30:50Z
dc.date.available 2023-07-26T14:30:50Z
dc.date.created 2023-07-03 es_ES
dc.date.issued 2023-07-26 es_ES
dc.identifier.uri http://hdl.handle.net/10251/195535
dc.description.abstract [ES] Se va a diseñar un software que sea capaz de navegar cualquier circuito analógico mixto a partir de su esquemático, realizando un análisis topológico del circuito, así como de sus componentes y buscando posibles fallos durante el diseño. Esta herramienta será capaz de verificar la topología del circuito antes de realizar su simulación. De esta forma, se acelerará el proceso de verificación previo a la simulación, evitando así largos tiempos de espera de cálculo computacional, especialmente en circuitos complejos. Para el diseño del software se utilizará en un lenguaje de programación y simulador que son recursos internos de la empresa Analog Devices Inc., así como la visualización de los esquemáticos con el software Virtuoso de CADENCE. es_ES
dc.format.extent 35 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject Topología es_ES
dc.subject Verificación es_ES
dc.subject Analógica es_ES
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació es_ES
dc.title Verificación automática de la topología en circuitos analógicos y mixtos es_ES
dc.title.alternative Automatic topological verification of analog and mixed signal circuits es_ES
dc.title.alternative Verificació automàtica de la topologia en circuits analògics i mixtes es_ES
dc.type Proyecto/Trabajo fin de carrera/grado es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació es_ES
dc.description.bibliographicCitation Vivas Pastor, I. (2023). Verificación automática de la topología en circuitos analógicos y mixtos. Universitat Politècnica de València. http://hdl.handle.net/10251/195535 es_ES
dc.description.accrualMethod TFGM es_ES
dc.relation.pasarela TFGM\154939 es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem