- -

Simulador Web de entrenador lógico de circuitos digitales

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Simulador Web de entrenador lógico de circuitos digitales

Mostrar el registro sencillo del ítem

Ficheros en el ítem

dc.contributor.advisor Martí Campoy, Antonio es_ES
dc.contributor.author López Murcia, David es_ES
dc.date.accessioned 2023-10-24T18:27:43Z
dc.date.available 2023-10-24T18:27:43Z
dc.date.created 2023-09-20
dc.date.issued 2023-10-24 es_ES
dc.identifier.uri http://hdl.handle.net/10251/198762
dc.description.abstract [ES] En algunas asignaturas de Ingeniería informática se usa un entrenador lógico hardware para el aprendizaje del diseño de circuitos digitales, para que los alumnos puedan preparar las prácticas previamente ya se ha había hecho una aplicación de escritorio y este proyecto es la creación de una aplicación web del simulador de circuitos lógicos DET 2020, usando Angular, Typescript y SCSS. La principal ventaja es la posibilidad de poner practicar tus conocimientos de circuitos lógicos sin la necesidad de descargar la aplicación, y solucionando algunos errores que había en esta es_ES
dc.description.abstract [EN] In some computer engineering subjects a hardware logic trainer is used for learning digital circuit design, so that students can prepare the practices previously had already made a desktop application and this project is the creation of a web application of the DET 2020 logic circuit simulator, using Angular, Typescript and SCSS. The main advantage is the possibility to practice your knowledge of logic circuits without the need to download the application, and solving some bugs that were in the previous one es_ES
dc.format.extent 56 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject Simuladores es_ES
dc.subject Simulador web es_ES
dc.subject Angular es_ES
dc.subject Typescript es_ES
dc.subject Circuitos digitales es_ES
dc.subject Puertas lógicas es_ES
dc.subject Digital Circuits es_ES
dc.subject Web simulators es_ES
dc.subject Logic Gates es_ES
dc.subject.classification ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES es_ES
dc.subject.other Grado en Ingeniería Informática-Grau en Enginyeria Informàtica es_ES
dc.title Simulador Web de entrenador lógico de circuitos digitales es_ES
dc.title.alternative Web based simulator of digital circuits logic trainer es_ES
dc.title.alternative Simulador web d'entrenador lògic de circuits digitals es_ES
dc.type Proyecto/Trabajo fin de carrera/grado es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica es_ES
dc.description.bibliographicCitation López Murcia, D. (2023). Simulador Web de entrenador lógico de circuitos digitales. Universitat Politècnica de València. http://hdl.handle.net/10251/198762 es_ES
dc.description.accrualMethod TFGM es_ES
dc.relation.pasarela TFGM\154491 es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem