Mostrar el registro sencillo del ítem
dc.contributor.author | Silva Galiana, Josep Francesc | es_ES |
dc.date.accessioned | 2024-06-10T06:24:58Z | |
dc.date.available | 2024-06-10T06:24:58Z | |
dc.date.issued | 2024-06-10T06:24:58Z | |
dc.identifier.uri | http://hdl.handle.net/10251/204867 | |
dc.description.abstract | Este video explica qué es el mecanismo de resolución en la programación lógica. Utiliza un ejemplo para resolver un ejercicio utilizando varias secuencias de pasos de resolución que construyen un árbol de resolución con dos ramas de fallo y una rama de éxito (en ese orden). También se propone un ejercicio para calcular un árbol de resolución con una rama de éxito y dos ramas de fallo (en ese orden). | es_ES |
dc.description.uri | https://polimedia.upv.es/visor/?id=0994adf0-1d51-11ef-a3c4-d125d377b78d | es_ES |
dc.language | Español | es_ES |
dc.rights | Reconocimiento - No comercial - Sin obra derivada (by-nc-nd) | es_ES |
dc.subject | Resolución lineal | es_ES |
dc.subject | Árbol de resolución | es_ES |
dc.subject | Programación lógica | es_ES |
dc.title | El mecanismo de resolución en los programas lógicos | es_ES |
dc.type | Objeto de aprendizaje | es_ES |
dc.lom.learningResourceType | Screencast | es_ES |
dc.lom.interactivityLevel | Medio | es_ES |
dc.lom.semanticDensity | Medio | es_ES |
dc.lom.intendedEndUserRole | Alumno | es_ES |
dc.lom.context | Primer ciclo | es_ES |
dc.lom.difficulty | Dificultad media | es_ES |
dc.lom.typicalLearningTime | 45 minutos | es_ES |
dc.lom.educationalDescription | Este objeto de aprendizaje puede utilizarse en un curso introductorio a la programación lógica. Es recomendable haber visto previamente los conceptos de unificación y unificador más general (MGU). También es aconsejable haber visto previamente el proceso de renombramiento de variables en una computación lógica. | es_ES |
dc.lom.educationalLanguage | Español | es_ES |
dc.upv.convocatoriaDocenciaRed | 2023-2024 | es_ES |
dc.upv.ambito | PUBLICO | es_ES |
dc.subject.unesco | 3304 - Tecnología de los ordenadores (microelectrónica) | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Sistemas Informáticos y Computación - Departament de Sistemes Informàtics i Computació | es_ES |
dc.description.bibliographicCitation | Silva Galiana, JF. (2024). El mecanismo de resolución en los programas lógicos. http://hdl.handle.net/10251/204867 | es_ES |
dc.description.accrualMethod | DER | es_ES |
dc.relation.pasarela | DER\37642 | es_ES |