- -

ASM Mealy a Verilog

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

  • Estadisticas de Uso

ASM Mealy a Verilog

Show full item record

Gadea Gironés, R. (2024). ASM Mealy a Verilog. http://hdl.handle.net/10251/205117

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/205117

Video Viewer

Item Metadata

Title: ASM Mealy a Verilog
Author: Gadea Gironés, Rafael
UPV Unit: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Issued date:
Abstract:
Paso de ASM de tipo Mealy a una descripción Verilog fundamentalmente constituida por un proceso always que describe conjuntamente Control-Path y acciones del Data-path
Subjects: Algorithmic State Machines (ASM) , Máquina de estados algorítmica (ASM) , Mealy , Verilog
UNESCO code: 3307 - Tecnología electrónica
Copyrigths: Reconocimiento (by)
Type: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=0c03a740-19d1-11ef-a67e-f3eeebeecfaa
Learning Resource Type: Screencast
Educational description: Simple visualización
Intended End User Role: Alumno
Context: Primer ciclo
Difficulty: Fácil
Interactivity Level: Bajo
Semantic Density: Bajo
Typical Learning Time: 10 minutos
Educational language: Español
Access rigths: PUBLICO

recommendations

 

This item appears in the following Collection(s)

Show full item record