- -

Desarrollo de un interfaz electrónico de señalización digital para el control rápido de cavidades aceleradoras de RF

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Desarrollo de un interfaz electrónico de señalización digital para el control rápido de cavidades aceleradoras de RF

Mostrar el registro completo del ítem

Fernández Ortega, JC. (2024). Desarrollo de un interfaz electrónico de señalización digital para el control rápido de cavidades aceleradoras de RF. Universitat Politècnica de València. http://hdl.handle.net/10251/208812

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/208812

Ficheros en el ítem

Metadatos del ítem

Título: Desarrollo de un interfaz electrónico de señalización digital para el control rápido de cavidades aceleradoras de RF
Otro titulo: Development of an electronic interface for digital signaling for the fast control of RF accelerator cavities.
Desenvolupament d'una interfície electrònica de senyalització digital per al control ràpid de cavitats acceleradores de RF
Autor: Fernández Ortega, Juan Carlos
Director(es): Torres Carot, Vicente Boronat Arévalo, Marçà
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Datos GEO: Valencia
Fecha acto/lectura:
2024-07-23
Fecha difusión:
Resumen:
[ES] El presente trabajo de final de máster trata acerca de la implementación de un sistema de sincronización a través de señales de disparos (trigger) y señales de interbloqueos (interlock) basado en un SoC para la seguridad ...[+]


[EN] The present Master's thesis focuses on the implementation of a synchronization system using trigger and interlock signals based on a SoC for the safety of a controlled area. This area may vary, but in this case, it ...[+]
Palabras clave: Verilog , FPGA , Triggers , CoreIP , PCB , TANGO , SoC , RF , SCADA , Control , Seguridad , Safety
Derechos de uso: Reserva de todos los derechos
Editorial:
Universitat Politècnica de València
Titulación: Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics
Tipo: Tesis de máster

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem