- -

Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN.

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN.

Show full item record

Blanc Clavero, S. (2004). Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/2344.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/2344

Files in this item

Item Metadata

Title: Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN.
Author:
Director(s): Gil Vicente, Pedro Joaquín
UPV Unit: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Read date / Event date:
2004-07-23
Issued date:
Abstract:
Los sistemas informáticos se encuentran presentes en muchos ámbitos, desde los relacionados con la industria hasta el hogar. Cada vez con más frecuencia, uno de los requisitos principales a la hora de diseñar sistemas ...[+]
Subjects: Confiabilidad
UNESCO code: 330408 - Fiabilidad de los ordenadores
330406 - Arquitectura de ordenadores
330417 - Sistemas en tiempo real
Copyrigths: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/2344
Type: Tesis doctoral

This item appears in the following Collection(s)

Show full item record