- -

Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN.

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN.

Mostrar el registro completo del ítem

Blanc Clavero, S. (2004). Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/2344.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/2344

Ficheros en el ítem

Metadatos del ítem

Título: Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN.
Autor:
Director(es): Gil Vicente, Pedro Joaquín
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha acto/lectura:
2004-07-23
Fecha difusión:
Resumen:
Los sistemas informáticos se encuentran presentes en muchos ámbitos, desde los relacionados con la industria hasta el hogar. Cada vez con más frecuencia, uno de los requisitos principales a la hora de diseñar sistemas ...[+]
Palabras clave: Confiabilidad
Código UNESCO: 330408 - Fiabilidad de los ordenadores
330406 - Arquitectura de ordenadores
330417 - Sistemas en tiempo real
Derechos de uso: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/2344
Tipo: Tesis doctoral

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem