dc.contributor.author |
Gadea Gironés, Rafael
|
es_ES |
dc.date.accessioned |
2013-05-31T12:20:52Z |
|
dc.date.available |
2013-05-31T12:20:52Z |
|
dc.date.issued |
2013-05-31 |
|
dc.identifier.uri |
http://hdl.handle.net/10251/29365 |
|
dc.description.abstract |
Estudio de cómo realizar un análisis de los márgenes de activación de un diseño incluyendo los "path" que terminan en el exterior de nuestro diseño |
es_ES |
dc.description.uri |
https://media.upv.es/player/?id=31dcb2dd-aa8c-4e00-8a0f-7cd491d65a4e |
es_ES |
dc.language |
Español |
es_ES |
dc.publisher |
Universitat Politècnica de València |
es_ES |
dc.rights |
Reserva de todos los derechos |
es_ES |
dc.subject |
Electrónica digital |
es_ES |
dc.subject.classification |
TECNOLOGIA ELECTRONICA |
es_ES |
dc.title |
Análisis Temporal Estático. estudio Márgenes de activación con puertos de salida |
es_ES |
dc.type |
Objeto de aprendizaje |
es_ES |
dc.lom.learningResourceType |
Screencast |
es_ES |
dc.lom.interactivityLevel |
Medio |
es_ES |
dc.lom.semanticDensity |
Muy bajo |
es_ES |
dc.lom.intendedEndUserRole |
Alumno |
es_ES |
dc.lom.context |
Primer ciclo |
es_ES |
dc.lom.difficulty |
Fácil |
es_ES |
dc.lom.educationalLanguage |
Español |
es_ES |
dc.upv.convocatoriaDocenciaRed |
2012-2013 |
es_ES |
dc.upv.ambito |
PUBLICO |
es_ES |
dc.rights.accessRights |
Abierto |
es_ES |
dc.contributor.affiliation |
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació |
es_ES |
dc.description.bibliographicCitation |
Gadea Gironés, R. (2013). Análisis Temporal Estático. estudio Márgenes de activación con puertos de salida. http://hdl.handle.net/10251/29365 |
es_ES |