- -

Combining Recency of Information with Selective Random and a Victim Cache in Last-Level Caches

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Combining Recency of Information with Selective Random and a Victim Cache in Last-Level Caches

Mostrar el registro completo del ítem

Valero Bresó, A.; Sahuquillo Borrás, J.; Petit Martí, SV.; López Rodríguez, PJ.; Duato Marín, JF. (2012). Combining Recency of Information with Selective Random and a Victim Cache in Last-Level Caches. ACM Transactions on Architecture and Code Optimization. 9(3):1-20. doi:10.1145/2355585.2355589.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/30306

Ficheros en el ítem

Metadatos del ítem

Título: Combining Recency of Information with Selective Random and a Victim Cache in Last-Level Caches
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Resumen:
Memory latency has become an important performance bottleneck in current microprocessors. This problem aggravates as the number of cores sharing the same memory controller increases. To palliate this problem, a common ...[+]
Palabras clave: Last-Level Cache , MRU-Tour , Replacement algorithm
Derechos de uso: Cerrado
Fuente:
ACM Transactions on Architecture and Code Optimization. (issn: 1544-3566 )
DOI: 10.1145/2355585.2355589
Editorial:
Association for Computing Machinery (ACM)
Versión del editor: http://dx.doi.org/10.1145/2355585.2355589
Patrocinador:
Spanish MICINN, Consolider Programme, and Plan E funds
European Commission FEDER funds [CSD2006-00046, TIN2009-14475-C04-01]
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem