- -

Smart Memory and Network-On-Chip Design for High-Performance Shared-Memory Chip Multiprocessors

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Smart Memory and Network-On-Chip Design for High-Performance Shared-Memory Chip Multiprocessors

Mostrar el registro completo del ítem

Lodde, M. (2014). Smart Memory and Network-On-Chip Design for High-Performance Shared-Memory Chip Multiprocessors [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/35325.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/35325

Ficheros en el ítem

Metadatos del ítem

Título: Smart Memory and Network-On-Chip Design for High-Performance Shared-Memory Chip Multiprocessors
Autor:
Director(es): Flich Cardo, José
Entidad UPV: Universitat Politècnica de València. Departamento de Sistemas Informáticos y Computación - Departament de Sistemes Informàtics i Computació
Fecha difusión:
Fecha acto/lectura: 2014-01-14
Resumen:
La jerarquía de caches y la red en el chip (NoC) son dos componentes clave de los chip multiprocesadores (CMPs). La mayoría del trafico en la NoC se debe a mensajes que las caches envían según lo que establece el protocolo ...[+]
Palabras clave: Chip multiprocessors , Computer architecture , Cache hierarchy , Cache coherence protocols , Network-on-chip
Derechos de uso: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/35325
Tipo: Tesis doctoral

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem