- -

Low-complexity low-density parity check decoding algorithm for high-speed very large scale integration implementation

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Low-complexity low-density parity check decoding algorithm for high-speed very large scale integration implementation

Mostrar el registro completo del ítem

Angarita Preciado, FE.; Marín-Roig Ramón, J.; Almenar Terre, V.; Valls Coquillat, J. (2012). Low-complexity low-density parity check decoding algorithm for high-speed very large scale integration implementation. IET Communications. 6(16):2575-2581. doi:10.1049/iet-com.2011.0542.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/35734

Ficheros en el ítem

Metadatos del ítem

Título: Low-complexity low-density parity check decoding algorithm for high-speed very large scale integration implementation
Autor:
Entidad UPV: Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Departamento de Comunicaciones - Departament de Comunicacions
Fecha difusión:
Resumen:
This study proposes a new low-complexity decoding algorithm for low-density parity check codes, which is a variation of the offset min-sum algorithm and achieves a similar performance with lower hardware cost. A finite ...[+]
Palabras clave: LDPC CODES , VLSI , Decoding , Message passing , Parity check codes
Derechos de uso: Cerrado
Fuente:
IET Communications. (issn: 1751-8628 )
DOI: 10.1049/iet-com.2011.0542
Editorial:
Institution of Engineering and Technology (IET)
Versión del editor: http://dx.doi.org/10.1049/iet-com.2011.0542
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem