- -

Diseño e implementación de una FFT de alta velocidad para OFDM en comunicaciones ópticas

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diseño e implementación de una FFT de alta velocidad para OFDM en comunicaciones ópticas

Show simple item record

Files in this item

dc.contributor.advisor Valls Coquillat, Javier es_ES
dc.contributor.advisor Almenar Terré, Vicenç es_ES
dc.contributor.author Bruno, Julián Santiago es_ES
dc.date.accessioned 2014-09-18T07:16:00Z
dc.date.available 2014-09-18T07:16:00Z
dc.date.created 2013-09-18
dc.date.issued 2014-09-18T07:16:00Z
dc.identifier.uri http://hdl.handle.net/10251/39724
dc.description.abstract [EN] This thesis is focused on the design of FFT module for optical OFDM communication applications using an FPGA device. Optical OFDM communication systems operating at data rates in the giga samples per second range require high-throughput/highly parallel Fast Fourier Transform (FFT) implementations with variable-length. We implemented a pipelined 16 data inputs radix-4 decimation in frequency (DIF) FFT. The architecture was pipelined using multipath delay commutator (MDC). Fixed-point arithmetic is used and the datalength growth is 1 bit per stage without rounding. The size of the FFT (N) can be configured at run-time or fixed (16, 64, 256 and 1024). Almost the entire design has been done with System Generator blockset of Simulink and test benches have been described in Verilog. For a Virtex-6 VLX240T-1 device, and using a 16-bit data word length, we achived throughputs up to 6.58 Gsps for run-time configurable N and between 6.71 to 6.97 Gsps for a fixed N. Several parameters changed depending on N, the number of slices varied form 1586 to 6538, the latency from 14 to 110 clock cycles and the DSP48 components from 48 to 192. These designs have been contrasted with the state-of-the-art in terms of efficiency, measured as the ratio throughput / area. The results presented in this thesis outperform the reference designs. The pipeline-based FFT architectures are the most popular architectures in many applications. This is because they are designed for high speed performance and sequential data input. However, the ordering of to make the input/output data in normal order, they usually need a reorder buffers in the input and output stage, which is high hardware cost. The implementation of these buffers was made using registers or memory allocation. The memory approach resulted the more general and efficient solution. For real input signals, the use of these buffers double the area used and decrease the throughput of the design. PALABRAS CLAVE es_ES
dc.description.abstract [ES] Esta tesis se centra en el diseño de un módulo FFT para aplicaciones de OFDM en comunicaciones ópticas las cuales requieren alta tasas de datos y la posibilidad de variar la cantidad de portadoras por símbolo, utilizando un dispositivo programable FPGA. La arquitectura que se ha utilizado es radix-4 con diezmado en frecuencia (DIF), segmentada, utilizando conmutadores con múltiples caminos demorados (MDC) y con 16 entradas de datos. La aritmética utilizada es de punto fijo, el crecimiento del camino de datos es de un bit por etapa sin redondeo y el tamaño de la FFT puede ser fijo o configurable (16, 64, 256 y 1024). Casi la totalidad del diseño ha sido realizado con el System Generator blockset de Simulink y los bancos de pruebas han sido descritos en Verilog. Para el dispositivo Virtex-6 VLX240T-1 y con un ancho de palabra de datos de entrada 16 bits, se ha alcanzado un throughput de 6,56 Gsps para tamaño configurable y desde 6,71 Gsps hasta 6,97 Gsps para tamaño fijo. La cantidad de SLICEs utilizados de la FPGA varia de 1.586 hasta 6.538 dependiendo del tamaño de la FFT. Lo mismo ocurre con los componentes DSP48 utilizados que van desde 48 hasta 192. Otro parámetro que se ve modificado por la cantidad de puntos utilizados es la latencia del sistema, que varia desde 14 hasta 110 ciclos de reloj. Estos diseños han sido contrastados con trabajos publicados actualmente y en términos de eficiencia (throughput/área) los obtenidos en esta tesis superan a los diseños de referencia. Las arquitecturas FFT segmentadas alcanzan altas velocidades y poseen entrada de datos secuenciales, lo cual las vuelve ideales para muchas aplicaciones. Como desventaja las muestras entran y salen en un orden que no es el natural. Para ello se han diseñado módulos de reordenamiento de datos de entrada y salida bajo dos enfoques: por registros y por memorias; siendo esta última una solución genérica. En el caso de señales de entrada reales la incorporación de estos módulos al diseño hace que el área utilizada se duplique es_ES
dc.format.extent 85 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject R4MDC es_ES
dc.subject FFT es_ES
dc.subject OFDM óptico es_ES
dc.subject Alta velocidad es_ES
dc.subject FPGA es_ES
dc.subject Optical OFDM es_ES
dc.subject High speed es_ES
dc.subject.classification TEORIA DE LA SEÑAL Y COMUNICACIONES es_ES
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Máster Universitario en Ingeniería de los Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics es_ES
dc.title Diseño e implementación de una FFT de alta velocidad para OFDM en comunicaciones ópticas es_ES
dc.type Tesis de máster es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Servicio de Alumnado - Servei d'Alumnat es_ES
dc.description.bibliographicCitation Bruno, JS. (2013). Diseño e implementación de una FFT de alta velocidad para OFDM en comunicaciones ópticas. http://hdl.handle.net/10251/39724 es_ES
dc.description.accrualMethod Archivo delegado es_ES


This item appears in the following Collection(s)

Show simple item record