Diseño e implementación del sistema de excepciones en un procesador para un sistema multicore en FPGAs

Abstract

En este trabajo se implementa el sistema de excepciones para un procesador escalar con arquitectura MIPS. El procesador se ha programado utilizando el lenguaje de descripción hardware Verilog y ha sido implementado sobre la FPGA Virtex-7 de Xilinx. En particular, se han introducido nuevas señales de control que propagar por la ruta de datos, las cuales han modificado los registros de segmentación, al igual que se ha ampliado el juego de instrucciones soportado por esta arquitectura. También se han añadido nuevos módulos a la arquitectura; el más importante de ellos es el coprocesador-0, que es el módulo encargado de gestionar las excepciones. Una vez implementado el sistema de excepciones, éste ha sido introducido en el proyecto PEAK del Grupo de Arquitecturas Paralelas de la Universidad Politécnica de Valencia, que tiene como objetivo el desarrollo de un sistema multicore basado también en la arquitectura MIPS.