- -

Estructura de una logic cell

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Estructura de una logic cell

Mostrar el registro completo del ítem

Gadea Gironés, R. (2015). Estructura de una logic cell. http://hdl.handle.net/10251/47857.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/47857

Visor de vídeos

Metadatos del ítem

Título: Estructura de una logic cell
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha difusión:
Resumen:
En este objeto puede verse la estructura de un célula lógica de un dispositivo programable, así como dicha célula es configurada a partir de un código Verilog sencillo de un generador de paridad. Este objeto también demuestra ...[+]
Palabras clave: Verilog , Electrónica digital , FPGA
Derechos de uso: Reserva de todos los derechos
Tipo: Objeto de aprendizaje
URL: https://media.upv.es/player/?id=880ab758-9d38-416d-b066-31cb48072c65
Tipo de recurso educativo: Screencast
Descripción acerca del uso: Es un vídeo que deberá repetir su visualización tantas veces sea necesario para la asimilación del contenido
Destinatario: Alumno
Contexto: Primer ciclo
Dificultad: Fácil
Nivel de interactividad: Muy bajo
Densidad semántica: Muy bajo
Tiempo típico: 15 minutos
Idioma del destinatario: Español
Permiso de acceso: PUBLICO

Este ítem aparece en la(s) siguiente(s) colección(ones)

  • Polimedia ETSIT [405]
    Escuela Técnica Superior de Ingenieros de Telecomunicación

Mostrar el registro completo del ítem