- -

Evaluación de la jerarquía de cache en procesadores multinúcleo

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Evaluación de la jerarquía de cache en procesadores multinúcleo

Mostrar el registro completo del ítem

Vivas Vivas, JA. (2014). Evaluación de la jerarquía de cache en procesadores multinúcleo. http://hdl.handle.net/10251/48330.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/48330

Ficheros en el ítem

Metadatos del ítem

Título: Evaluación de la jerarquía de cache en procesadores multinúcleo
Autor:
Director(es): Sahuquillo Borrás, Julio Petit Martí, Salvador Vicente
Entidad UPV: Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica
Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Fecha acto/lectura: 2014-09-11
Resumen:
[ES] Este proyecto se centra en la evaluación de diferentes jerarquías de cache reales (basadas en los últimos diseños de Intel) en procesadores multinúcleo. Los estudios se realizan mediante el simulador Multi2Sim para ...[+]


[EN] This project focuses on the evaluation of different real cache hierarchies (based on the latest Intel designs). It uses the Multi2Sim simulator to obtain information about the utilization of each level of the hierarchy ...[+]
Palabras clave: Jerarquía de cache , Procesador multinúcleo , Rendimiento , Cache hierarchy , Multicore processor , Performance
Derechos de uso: Reconocimiento - No comercial (by-nc)
Titulación: Grado en Ingeniería Informática-Grau en Enginyeria Informàtica
Tipo: Proyecto/Trabajo fin de carrera/grado

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem