- -

Runtime home mapping for effective memory resource usage

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Runtime home mapping for effective memory resource usage

Mostrar el registro completo del ítem

Lodde, M.; Flich Cardo, J. (2014). Runtime home mapping for effective memory resource usage. Microprocessors and Microsystems. 38(4):276-291. doi:10.1016/j.micpro.2014.03.008.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/50718

Ficheros en el ítem

Metadatos del ítem

Título: Runtime home mapping for effective memory resource usage
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Resumen:
In tiled Chip Multiprocessors (CMPs) last-level cache (LLC) banks are usually shared but distributed among the tiles. A static mapping of cache blocks to the LLC banks leads to poor efficiency since a block may be mapped ...[+]
Palabras clave: Chip multiprocessors , Network-on-chip , Cache hierarchy , Coherence protocols
Derechos de uso: Reserva de todos los derechos
Fuente:
Microprocessors and Microsystems. (issn: 0141-9331 )
DOI: 10.1016/j.micpro.2014.03.008
Editorial:
Elsevier
Versión del editor: http://dx.doi.org/10.1016/j.micpro.2014.03.008
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem