Mostrar el registro sencillo del ítem
dc.contributor.author | Espinosa Minguet, Agustín Rafael | es_ES |
dc.date.accessioned | 2015-06-25T10:22:24Z | |
dc.date.available | 2015-06-25T10:22:24Z | |
dc.date.issued | 2015-06-25 | |
dc.identifier.uri | http://hdl.handle.net/10251/52286 | |
dc.description.abstract | Relojes lógicos | es_ES |
dc.description.uri | https://media.upv.es/player/?id=6c6ee460-021e-11e6-851a-656f7e06a374 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Sistemas Distribuidos | es_ES |
dc.subject.classification | LENGUAJES Y SISTEMAS INFORMATICOS | es_ES |
dc.title | Relojes lógicos | es_ES |
dc.type | Objeto de aprendizaje | es_ES |
dc.lom.learningResourceType | Screencast | es_ES |
dc.lom.interactivityLevel | Muy bajo | es_ES |
dc.lom.semanticDensity | Medio | es_ES |
dc.lom.intendedEndUserRole | Alumno | es_ES |
dc.lom.context | Primer ciclo | es_ES |
dc.lom.difficulty | Dificultad media | es_ES |
dc.lom.educationalLanguage | Español | es_ES |
dc.upv.convocatoriaDocenciaRed | 2014-2015 | es_ES |
dc.upv.ambito | PUBLICO | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Sistemas Informáticos y Computación - Departament de Sistemes Informàtics i Computació | es_ES |
dc.description.bibliographicCitation | Espinosa Minguet, AR. (2015). Relojes lógicos. http://hdl.handle.net/10251/52286 | es_ES |