- -

Cálculo del retardo de los circuitos sumadores

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Cálculo del retardo de los circuitos sumadores

Show full item record

Lemus Zúñiga, LG. (2009). Cálculo del retardo de los circuitos sumadores. http://hdl.handle.net/10251/5230

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/5230

Video Viewer

Item Metadata

Title: Cálculo del retardo de los circuitos sumadores
Author:
UPV Unit: Universitat Politècnica de València. Escola Tècnica Superior d'Enginyeria Informàtica
Universitat Politècnica de València. Escuela Técnica Superior de Informática Aplicada - Escola Tècnica Superior d'Informàtica Aplicada
Issued date:
Abstract:
Análisis y diseño de Circuitos sumadores.
Subjects: Circuitos sumadores , Diseño de procesadores
Copyrigths: Restringido
Type: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=251a8e9f-be33-9548-bd58-413fdab53b2d
Learning Resource Type: Polimedia
Educational description: Enseñanza de diseño de circuitos sumadores empleados en el diseño de procesadores y cálculo del retardo de dichos circuitos.
Intended End User Role: Alumno
Context: Primer ciclo
Difficulty: Fácil
Interactivity Level: Bajo
Semantic Density: Bajo
Typical Learning Time: 60
Educational language: Español
Access rigths: UPV

This item appears in the following Collection(s)

Show full item record