- -

SIMULACIÓN FSM: GENERACIÓNM DE ESTÍMULO AVANZADO

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

SIMULACIÓN FSM: GENERACIÓNM DE ESTÍMULO AVANZADO

Mostrar el registro completo del ítem

Gadea Gironés, R. (2016). SIMULACIÓN FSM: GENERACIÓNM DE ESTÍMULO AVANZADO. http://hdl.handle.net/10251/65050.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/65050

Visor de vídeos

Metadatos del ítem

Título: SIMULACIÓN FSM: GENERACIÓNM DE ESTÍMULO AVANZADO
Autor:
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha difusión:
Resumen:
Caracterizar las limitaciones de un procedimiento Verilog punto de partida Uso de paquetes, pasos por referencia y variables automáticas
Palabras clave: FSM , SystemVerilog , Simulación
Código UNESCO: 3307 - Tecnología electrónica
Derechos de uso: Reconocimiento (by)
Tipo: Objeto de aprendizaje
URL: https://media.upv.es/player/?id=33bb3360-240d-11e6-b842-d1661c8e11d6
Tipo de recurso educativo: Screencast
Descripción acerca del uso: Visualización básicamente
Destinatario: Alumno
Contexto: Primer ciclo
Dificultad: Dificultad media
Nivel de interactividad: Bajo
Densidad semántica: Medio
Tiempo típico: 05 minutos
Idioma del destinatario: Español
Permiso de acceso: PUBLICO

Este ítem aparece en la(s) siguiente(s) colección(ones)

  • Polimedia ETSIT [405]
    Escuela Técnica Superior de Ingenieros de Telecomunicación

Mostrar el registro completo del ítem