- -

VLSI algorithms and architectures for non-binary-LDPC decoding

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

VLSI algorithms and architectures for non-binary-LDPC decoding

Show full item record

Lacruz Jucht, JO. (2016). VLSI algorithms and architectures for non-binary-LDPC decoding [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/73266.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/73266

Files in this item

Item Metadata

Title: VLSI algorithms and architectures for non-binary-LDPC decoding
Author:
Director(s): García Herrero, Francisco Miguel Valls Coquillat, Javier
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Read date / Event date:
2016-10-03
Issued date:
Abstract:
[EN] This thesis studies the design of low-complexity soft-decision Non-Binary Low-Density Parity-Check (NB-LDPC) decoding algorithms and their corresponding hardware architectures suitable for decoding high-rate codes at ...[+]


[ES] En esta tesis se aborda el estudio del diseño de algoritmos de baja complejidad para la decodificación de códigos de comprobación de paridad de baja densidad no binarios (NB-LDPC) y sus correspondientes arquitecturas ...[+]


[CAT] En esta tesi s'aborda l'estudi del disseny d'algoritmes de baixa complexitat per a la descodificació de codis de comprovació de paritat de baixa densitat no binaris (NB-LDPC), i les seues corresponents arquitectures ...[+]
Subjects: Dcorrección de errores , Códigos LDPC no binarios , Decodificación , VLSI
Copyrigths: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/73266
Type: Tesis doctoral

This item appears in the following Collection(s)

Show full item record