- -

Validación por inyección de fallos en VHDL de la arquitectura TTA.

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Validación por inyección de fallos en VHDL de la arquitectura TTA.

Show full item record

Gracia Morán, J. (2004). Validación por inyección de fallos en VHDL de la arquitectura TTA [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/7526.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/7526

Files in this item

Item Metadata

Title: Validación por inyección de fallos en VHDL de la arquitectura TTA.
Author:
Director(s): Gil Tomás, Daniel Antonio Gil Vicente, Pedro Joaquín
UPV Unit: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Read date / Event date:
2004-10-01
Issued date:
Abstract:
La inyección de fallos es una técnica utilizada para la validación experimental de Sistemas Tolerantes a Fallos. Se distinguen tres grandes categorías: inyección de fallos física (denominada también physical fault injection ...[+]
Subjects: Proyecto fit , Perturbadores , Sistema tolerante a fallos , Vfit , Silencio ante fallos , Arquitectura time-triggered , Inyección de fallos , Sistemas empotrados , Mutantes , Modelos de fallos , Sindrome de error , Inyección de fallos basada en vhdl , Confiabilidad , Validación
UNESCO code: 330408 - Fiabilidad de los ordenadores
330406 - Arquitectura de ordenadores
330417 - Sistemas en tiempo real
Copyrigths: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/7526
Type: Tesis doctoral

This item appears in the following Collection(s)

Show full item record