- -

Validación por inyección de fallos en VHDL de la arquitectura TTA.

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Validación por inyección de fallos en VHDL de la arquitectura TTA.

Mostrar el registro completo del ítem

Gracia Morán, J. (2004). Validación por inyección de fallos en VHDL de la arquitectura TTA [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/7526.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/7526

Ficheros en el ítem

Metadatos del ítem

Título: Validación por inyección de fallos en VHDL de la arquitectura TTA.
Autor:
Director(es): Gil Tomás, Daniel Antonio Gil Vicente, Pedro Joaquín
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Fecha acto/lectura: 2004-10-01
Resumen:
La inyección de fallos es una técnica utilizada para la validación experimental de Sistemas Tolerantes a Fallos. Se distinguen tres grandes categorías: inyección de fallos física (denominada también physical fault injection ...[+]
Palabras clave: Proyecto fit , Perturbadores , Sistema tolerante a fallos , Vfit , Silencio ante fallos , Arquitectura time-triggered , Inyección de fallos , Sistemas empotrados , Mutantes , Modelos de fallos , Sindrome de error , Inyección de fallos basada en vhdl , Confiabilidad , Validación
Código UNESCO: 330408 - Fiabilidad de los ordenadores
330406 - Arquitectura de ordenadores
330417 - Sistemas en tiempo real
Derechos de uso: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/7526
Tipo: Tesis doctoral

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem