Mostrar el registro sencillo del ítem
dc.contributor.author | Gadea Gironés, Rafael | es_ES |
dc.date.accessioned | 2017-05-19T10:28:47Z | |
dc.date.available | 2017-05-19T10:28:47Z | |
dc.date.issued | 2017-05-19 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/81478 | |
dc.description.abstract | La idea fundamental de este vídeo es como realizar en bancos de pruebas la comprobación del funcionamiento de las salidas del diseño. En principio en este vídeo se dan en términos generales las opciones disponibles | es_ES |
dc.description.uri | https://media.upv.es/player/?id=860b53f0-36fb-11e7-83c8-b99f47788b89 | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reconocimiento (by) | es_ES |
dc.subject | Verilog Simulación Observabilidad | es_ES |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.title | Simulación Verilog, observación de resultados | es_ES |
dc.type | Objeto de aprendizaje | es_ES |
dc.lom.learningResourceType | Screencast | es_ES |
dc.lom.interactivityLevel | Bajo | es_ES |
dc.lom.semanticDensity | Bajo | es_ES |
dc.lom.intendedEndUserRole | Alumno | es_ES |
dc.lom.context | Primer ciclo | es_ES |
dc.lom.difficulty | Fácil | es_ES |
dc.lom.typicalLearningTime | 10 minutos | es_ES |
dc.lom.educationalDescription | Visualización del vídeo | es_ES |
dc.lom.educationalLanguage | Español | es_ES |
dc.upv.convocatoriaDocenciaRed | 2016-2017 | es_ES |
dc.upv.ambito | PUBLICO | es_ES |
dc.subject.unesco | 3307 - Tecnología electrónica | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.description.bibliographicCitation | Gadea Gironés, R. (2017). Simulación Verilog, observación de resultados. http://hdl.handle.net/10251/81478 | es_ES |
dc.description.accrualMethod | DER | es_ES |
dc.relation.pasarela | DER\13922 | es_ES |