- -

Familias lógicas

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

  • Estadisticas de Uso

Familias lógicas

Show full item record

Canet Subiela, MJ. (2017). Familias lógicas. http://hdl.handle.net/10251/84328

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/84328

Video Viewer

Item Metadata

Title: Familias lógicas
Author: Canet Subiela, Mª José
UPV Unit: Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Issued date:
Abstract:
En este vídeo se explica el concepto de familia lógica y se analizan las características de las diferentes familias lógicas que se pueden encontrar en el mercado
Subjects: familias lógicas , TTL , CMOS , ECL , BiMOS
UNESCO code: 3307 - Tecnología electrónica
Copyrigths: Reconocimiento - No comercial (by-nc)
Publisher:
Universitat Politècnica de València
Type: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=b29db0a0-2330-11e6-8775-ffdf4aa20829
Learning Resource Type: Polimedia
Educational description: Ver el vídeo y buscar información sobre las diferentes familias lógicas que ofrecen los principales fabricantes de puertas lógicas.
Intended End User Role: Alumno
Context: Primer ciclo
Difficulty: Fácil
Interactivity Level: Muy bajo
Semantic Density: Bajo
Typical Learning Time: 30 minutos
Educational language: Español
Access rigths: PUBLICO

recommendations

 

This item appears in the following Collection(s)

Show full item record