- -

Design of Efficient TLB-based Data Classification Mechanisms in Chip Multiprocessors

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Design of Efficient TLB-based Data Classification Mechanisms in Chip Multiprocessors

Show full item record

Esteve García, A. (2017). Design of Efficient TLB-based Data Classification Mechanisms in Chip Multiprocessors [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/86136.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/86136

Files in this item

Item Metadata

Title: Design of Efficient TLB-based Data Classification Mechanisms in Chip Multiprocessors
Author:
Director(s): Gómez Requena, María Engracia Robles Martínez, Antonio Ros Bardisa, Alberto
UPV Unit: Universitat Politècnica de València. Departamento de Sistemas Informáticos y Computación - Departament de Sistemes Informàtics i Computació
Read date / Event date:
2017-07-10
Issued date:
Abstract:
Most of the data referenced by sequential and parallel applications running in current chip multiprocessors are referenced by a single thread, i.e., private. Recent proposals leverage this observation to improve many aspects ...[+]


La mayor parte de los datos referenciados por aplicaciones paralelas y secuenciales que se ejecutan enCMPs actuales son referenciadas por un único hilo, es decir, son privados. Recientemente, algunas propuestas aprovechan ...[+]


La major part de les dades referenciades per aplicacions paral·leles i seqüencials que s'executen en CMPs actuals són referenciades per un sol fil, és a dir, són privades. Recentment, algunes propostes aprofiten aquesta ...[+]
Subjects: Data classification , Cache coherence , TLB , Private-shared , Read-only data
Copyrigths: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/86136
Type: Tesis doctoral

This item appears in the following Collection(s)

Show full item record