- -

Design and implementation of decoders for error correction in high-speed communication systems.

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Design and implementation of decoders for error correction in high-speed communication systems.

Show full item record

Català Pérez, JM. (2017). Design and implementation of decoders for error correction in high-speed communication systems [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/86152.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/86152

Files in this item

Item Metadata

Title: Design and implementation of decoders for error correction in high-speed communication systems.
Author:
Director(s): García Herrero, Francisco Miguel Valls Coquillat, Javier
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Read date / Event date:
2017-07-07
Issued date:
Abstract:
This thesis is focused on the design and implementation of binary low-density parity-check (LDPC) code decoders for high-speed modern communication systems. The basic of LDPC codes and the performance and bottlenecks, in ...[+]


Esta tesis se ha centrado en el diseño e implementación de decodificadores binarios basados en códigos de comprobación de paridad de baja densidad (LDPC) válidos para los sistemas de comunicación modernos de alta velocidad. ...[+]


Aquesta tesi s'ha centrat en el disseny i implementació de descodificadors binaris basats en codis de comprovació de paritat de baixa densitat (LDPC) vàlids per als sistemes de comunicació moderns d'alta velocitat. Els ...[+]
Subjects: LDPC , decoding , OMO-MSA , MO2-BIT-MSA , HE-RBID , ECC , decoders , FPGA
Copyrigths: Reserva de todos los derechos
DOI: 10.4995/Thesis/10251/86152
Type: Tesis doctoral

This item appears in the following Collection(s)

Show full item record