- -

Cost Effective Routing Implementations for On-chip Networks

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Cost Effective Routing Implementations for On-chip Networks

Show simple item record

Files in this item

dc.contributor.advisor Flich Cardo, José es_ES
dc.contributor.author Rodrigo Mocholí, Samuel es_ES
dc.date.accessioned 2010-11-29T10:41:47Z
dc.date.available 2010-11-29T10:41:47Z
dc.date.created 2010-10-19T08:00:00Z es_ES
dc.date.issued 2010-11-29T10:41:44Z es_ES
dc.identifier.uri http://hdl.handle.net/10251/8962
dc.description.abstract Arquitecturas de múltiples núcleos como multiprocesadores (CMP) y soluciones multiprocesador para sistemas dentro del chip (MPSoCs) actuales se basan en la eficacia de las redes dentro del chip (NoC) para la comunicación entre los diversos núcleos. Un diseño eficiente de red dentro del chip debe ser escalable y al mismo tiempo obtener valores ajustados de área, latencia y consumo de energía. Para diseños de red dentro del chip de propósito general se suele usar topologías de malla 2D ya que se ajustan a la distribución del chip. Sin embargo, la aparición de nuevos retos debe ser abordada por los diseñadores. Una mayor probabilidad de defectos de fabricación, la necesidad de un uso optimizado de los recursos para aumentar el paralelismo a nivel de aplicación o la necesidad de técnicas eficaces de ahorro de energía, puede ocasionar patrones de irregularidad en las topologías. Además, el soporte para comunicación colectiva es una característica buscada para abordar con eficacia las necesidades de comunicación de los protocolos de coherencia de caché. En estas condiciones, un encaminamiento eficiente de los mensajes se convierte en un reto a superar. El objetivo de esta tesis es establecer las bases de una nueva arquitectura para encaminamiento distribuido basado en lógica que es capaz de adaptarse a cualquier topología irregular derivada de una estructura de malla 2D, proporcionando así una cobertura total para cualquier caso resultado de soportar los retos mencionados anteriormente. Para conseguirlo, en primer lugar, se parte desde una base, para luego analizar una evolución de varios mecanismos, y finalmente llegar a una implementación, que abarca varios módulos para alcanzar el objetivo mencionado anteriormente. De hecho, esta última implementación tiene por nombre eLBDR (effective Logic-Based Distributed Routing). Este trabajo cubre desde el primer mecanismo, LBDR, hasta el resto de mecanismos que han surgido progresivamente. es_ES
dc.language Inglés es_ES
dc.rights Reserva de todos los derechos es_ES
dc.source Riunet
dc.subject Xip es_ES
dc.subject Xarxa es_ES
dc.subject Encaminament es_ES
dc.subject Lògica es_ES
dc.subject.classification ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES es_ES
dc.title Cost Effective Routing Implementations for On-chip Networks
dc.type Tesis doctoral es_ES
dc.identifier.doi 10.4995/Thesis/10251/8962 es_ES
dc.rights.accessRights Abierto es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors es_ES
dc.description.bibliographicCitation Rodrigo Mocholi, S. (2010). Cost Effective Routing Implementations for On-chip Networks [Tesis doctoral no publicada]. Universitat Politècnica de València. doi:10.4995/Thesis/10251/8962. es_ES
dc.type.version info:eu repo/semantics/acceptedVersion es_ES
dc.relation.tesis 3402 es_ES


This item appears in the following Collection(s)

Show simple item record