Design and Layout of an Input Interface for a Digital Transmit Chain in 28 nm CMOS technology
| dc.contributor.advisor | Berroth, Manfres | es_ES |
| dc.contributor.advisor | Schmidt, Martin | es_ES |
| dc.contributor.author | Ferrer García, Yeray | es_ES |
| dc.date.accessioned | 2013-02-19T11:35:06Z | |
| dc.date.available | 2013-02-19T11:35:06Z | |
| dc.date.created | 2011-09-13 | |
| dc.date.issued | 2013-02-19 | |
| dc.description.accrualMethod | Archivo delegado | es_ES |
| dc.description.bibliographicCitation | Ferrer García, Y. (2011). Design and Layout of an Input Interface for a Digital Transmit Chain in 28 nm CMOS technology. https://riunet.upv.es/handle/10251/27160. | es_ES |
| dc.format.extent | 6 | es_ES |
| dc.identifier.uri | https://riunet.upv.es/handle/10251/27160 | |
| dc.language | Inglés | es_ES |
| dc.publisher | Universitat Politècnica de València | es_ES |
| dc.rights | Reserva de todos los derechos | es_ES |
| dc.rights.accessRights | Cerrado | es_ES |
| dc.subject.other | Ingeniería en Telecomunicación-Enginyeria en Telecomunicació | es_ES |
| dc.title | Design and Layout of an Input Interface for a Digital Transmit Chain in 28 nm CMOS technology | es_ES |
| dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
| dspace.entity.type | Publication | |
| upv.uuid | 1fd6e215-bf99-41fa-b29e-40d3479435ed | es_ES |
Archivos
Bloque original
1 - 1 de 1
Cargando...
- Nombre:
- documento_explicativo_pfc.pdf
- Tamaño:
- 330.36 KB
- Formato:
- Adobe Portable Document Format