Síntesis RTL de circuitos combinacionales

Reconocimiento (by)

Fecha

2022-04-13

Autores

Directores

Editores

Otras autorías

Unidades organizativas

Compartir

Handle

https://riunet.upv.es/handle/10251/182010

Cita bibliográfica

Gadea Gironés, R. (2022). Síntesis RTL de circuitos combinacionales. Universitat Politècnica de València. https://riunet.upv.es/handle/10251/182010

Titulación

Resumen

Objetivos: Diseño de circuitos combinacionales Consolidar Blocking versus non-blocking Análisis de comportamiento pre-post síntesis

Palabras clave

Verilog, Circuitos combinacionales, Asignaciones blocking, Asignaciones non-blocking

Fuente

DOI

Versión del editor

Enlaces relacionados

URL

https://polimedia.upv.es/visor/?id=db8c9700-b647-11ec-9f4b-41c4156616f9

Colecciones

Objetos de aprendizaje. Screencast