Implementación en FPGA de un decodificador de Reed-Solomon con arquitectura serie

Abstract

[ES] Los códigos Reed-Solomon son códigos de bloques lineales no binarios, basados en la teoría de campos finitos. Debido a la gran capacidad de corrección que presentan frente a errores del tipo ráfaga, son utilizados en numerosas aplicaciones, como el CD de audio, la televisión de alta definición - HDTV, Difusión de video digital satélite DVB-S y terrestre DVB-T, las comunicaciones vía satélite o las líneas de abonado digital - xDSL. En este trabajo se hace un estudio de los código de Reed-Solomon, partiendo desde la teoría de los campos finitos. Luego se propone una arquitectura serie, tanto para el codificador como para el decodificador, las cuales son implementadas en dispositivos de lógica programable - FPGA. Las implementaciones permiten el uso de borrados y de códigos recortados. La tasa de datos conseguida es de 80 Mbps, la cual es suficiente para la mayoría de aplicaciones actuales, que usan codificación Reed-Solomon. El área del codificador no supera el 2% de los recursos del RESUMEN dispositivo FPGA más pequeño de cada familia, y el decodificador no supera el 8%.

[EN] Reed-Solomon codes are linear block codes based on finite field theory. Due to the high correction capability for random/burst errors, these codes are widely used in many applications, such as audio CD, High Definition TV ¿ HDTV, Digital Video Broadcast by Satellite DVB-S and Terrestrial DVB-T, satellite communications or Digital Subscriber Lines xDSL. In this work, we have first studied the Reed- Solomon codes, beginning from the basic finite field theory. Then, we have proposed a serial architecture for both encoder and decoder, which are implemented on Field Programmable Gate Arrays Devices FPGAs. These implementations can work with shortened codes and erasures. Data rate achieved by the implementations are 80 Mbps, which is enough for the actual applications, using Reed-Solomon codes. The encoder and decoder only use 2% and 8% of the FPGA resources, respectively, being the FPGA the smallest of each family