- -

Designing lab sessions focusing on real processors for computer architecture courses: A practical perspective

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Designing lab sessions focusing on real processors for computer architecture courses: A practical perspective

Mostrar el registro completo del ítem

Feliu-Pérez, J.; Sahuquillo Borrás, J.; Petit Martí, SV. (2018). Designing lab sessions focusing on real processors for computer architecture courses: A practical perspective. Journal of Parallel and Distributed Computing. 118:128-139. https://doi.org/10.1016/j.jpdc.2018.02.026

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/121757

Ficheros en el ítem

Metadatos del ítem

Título: Designing lab sessions focusing on real processors for computer architecture courses: A practical perspective
Autor: Feliu-Pérez, Josué Sahuquillo Borrás, Julio Petit Martí, Salvador Vicente
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Resumen:
[EN] Computer architecture courses typically include lab sessions to reinforce, from a practical perspective, concepts and architectural mechanisms studied in lectures. Lab sessions are mainly based on simulation frameworks ...[+]
Palabras clave: Lab sessions , Computer architecture , Real processors , Processor complexity , Scheduling framework
Derechos de uso: Reconocimiento - No comercial - Sin obra derivada (by-nc-nd)
Fuente:
Journal of Parallel and Distributed Computing. (issn: 0743-7315 )
DOI: 10.1016/j.jpdc.2018.02.026
Editorial:
Elsevier
Versión del editor: http://doi.org/10.1016/j.jpdc.2018.02.026
Título del congreso: Workshop on Education for High-Performance Computing (EduHPC-16)
Lugar del congreso: Salt Lake, USA
Fecha congreso: Noviembre 13-18,2016
Código del Proyecto:
info:eu-repo/grantAgreement/GVA//APOSTD%2F2017%2F052/
info:eu-repo/grantAgreement/MINECO//TIN2014-62246-EXP/ES/CODISEÑO HARDWARE-SOFTWARE PARA PLANIFICACION EQUITATIVA EN PROCESADORES SMT MULTINUCLEO/
info:eu-repo/grantAgreement/MINECO//TIN2015-66972-C5-1-R/ES/TECNICAS PARA LA MEJORA DE LAS PRESTACIONES, COSTE Y CONSUMO DE ENERGIA DE LOS SERVIDORES/
Agradecimientos:
Josue Feliu has been partially supported through a postdoctoral fellowship by the Generalitat Valenciana (APOSTD/2017/052). Additional support has been provided by the Spanish Ministerio de Economia y Competitividad (MINECO) ...[+]
Tipo: Artículo Comunicación en congreso

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem