- -

Módulo Hardware de Compresión en Tiempo Real

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Módulo Hardware de Compresión en Tiempo Real

Mostrar el registro completo del ítem

Rodríguez Ponce, J. (2019). Módulo Hardware de Compresión en Tiempo Real. http://hdl.handle.net/10251/127837

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/127837

Ficheros en el ítem

Metadatos del ítem

Título: Módulo Hardware de Compresión en Tiempo Real
Autor: Rodríguez Ponce, Jorge
Director(es): Herrero Bosch, Vicente Esteve Bosch, Raul
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Fecha acto/lectura:
2019-09-19
Fecha difusión:
Resumen:
[ES] En el desarrollo del proyecto se buscará una correcta realización e implementación de un módulo digital de compresión de datos. Dicho módulo incluirá un algoritmo de compresión considerado óptimo y tendrá como finalidad ...[+]


[EN] In the development of the project a correct realization and implementation of a digital module of data compression will looked for. This module will include a compression algorithm considered optimal and its purpose ...[+]
Palabras clave: Compresión datos , Verilog , FPGA , Data compression
Derechos de uso: Reconocimiento - No comercial - Sin obra derivada (by-nc-nd)
Editorial:
Universitat Politècnica de València
Titulación: Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació
Tipo: Proyecto/Trabajo fin de carrera/grado

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem