- -

Diseño e implementación de un jammer configurable en FPGA

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diseño e implementación de un jammer configurable en FPGA

Show full item record

Martínez Cuesta, A. (2020). Diseño e implementación de un jammer configurable en FPGA. http://hdl.handle.net/10251/136750

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/136750

Files in this item

Item Metadata

Title: Diseño e implementación de un jammer configurable en FPGA
Author: Martínez Cuesta, Alberto
Director(s): Gadea Gironés, Rafael Armero Torres, José Antonio
UPV Unit: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Read date / Event date:
2020-01-21
Issued date:
Abstract:
[ES] Este trabajo fin de máster consiste en la realización de un prototipo de un sistema jammer. Estos sistemas tienen como función la transmisión de señales de radiofrecuencia para crear una interferencia intencionada con ...[+]
Subjects: FPGA , Cocotb , VHDL , Microprocesador
Copyrigths: Reserva de todos los derechos
Publisher:
Universitat Politècnica de València
degree: Máster Universitario en Ingeniería de Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics
Type: Tesis de máster

This item appears in the following Collection(s)

Show full item record