Mostrar el registro completo del ítem
Martínez Cuesta, A. (2020). Diseño e implementación de un jammer configurable en FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/136750
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/136750
Título: | Diseño e implementación de un jammer configurable en FPGA | |||
Autor: | Martínez Cuesta, Alberto | |||
Director(es): | Armero Torres, José Antonio | |||
Entidad UPV: |
|
|||
Fecha acto/lectura: |
|
|||
Resumen: |
[ES] Este trabajo fin de máster consiste en la realización de un prototipo de un sistema jammer. Estos sistemas tienen como función la transmisión de señales de radiofrecuencia para crear una interferencia intencionada con ...[+]
|
|||
Palabras clave: |
|
|||
Derechos de uso: | Reserva de todos los derechos | |||
Editorial: |
|
|||
Titulación: |
|
|||
Tipo: |
|