- -

Diseño e implementación de un jammer configurable en FPGA

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Diseño e implementación de un jammer configurable en FPGA

Mostrar el registro completo del ítem

Martínez Cuesta, A. (2020). Diseño e implementación de un jammer configurable en FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/136750

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/136750

Ficheros en el ítem

Metadatos del ítem

Título: Diseño e implementación de un jammer configurable en FPGA
Autor: Martínez Cuesta, Alberto
Director(es): Gadea Gironés, Rafael Armero Torres, José Antonio
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha acto/lectura:
2020-01-21
Fecha difusión:
Resumen:
[ES] Este trabajo fin de máster consiste en la realización de un prototipo de un sistema jammer. Estos sistemas tienen como función la transmisión de señales de radiofrecuencia para crear una interferencia intencionada con ...[+]
Palabras clave: FPGA , Cocotb , VHDL , Microprocesador
Derechos de uso: Reserva de todos los derechos
Editorial:
Universitat Politècnica de València
Titulación: Máster Universitario en Ingeniería de los Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics
Tipo: Tesis de máster

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem