Martínez Cuesta, A. (2020). Diseño e implementación de un jammer configurable en FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/136750
Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/136750
Title: | Diseño e implementación de un jammer configurable en FPGA | |||
Author: | Martínez Cuesta, Alberto | |||
Director(s): | Armero Torres, José Antonio | |||
UPV Unit: |
|
|||
Read date / Event date: |
|
|||
Abstract: |
[ES] Este trabajo fin de máster consiste en la realización de un prototipo de un sistema jammer. Estos sistemas tienen como función la transmisión de señales de radiofrecuencia para crear una interferencia intencionada con ...[+]
|
|||
Subjects: |
|
|||
Copyrigths: | Reserva de todos los derechos | |||
Publisher: |
|
|||
degree: |
|
|||
Type: |
|