Mostrar el registro sencillo del ítem
dc.contributor.advisor | Gadea Gironés, Rafael | es_ES |
dc.contributor.advisor | Armero Torres, José Antonio | es_ES |
dc.contributor.author | Martínez Cuesta, Alberto | es_ES |
dc.date.accessioned | 2020-02-12T14:54:19Z | |
dc.date.available | 2020-02-12T14:54:19Z | |
dc.date.created | 2020-01-21 | es_ES |
dc.date.issued | 2020-02-12 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/136750 | |
dc.description.abstract | [ES] Este trabajo fin de máster consiste en la realización de un prototipo de un sistema jammer. Estos sistemas tienen como función la transmisión de señales de radiofrecuencia para crear una interferencia intencionada con el objetivo de interrumpir o perturbar una comunicación por radiofrecuencia. Siendo el objetivo principal de este proyecto la interferencia de comunicaciones que empleen una modulación de salto en frecuencia, teniendo la posibilidad de modificar los parámetros del sistema para ajustarse dinámicamente a cada situación. Para esto, el sistema a desarrollar está basado en FPGA, la cual se encargará de la generación de la interferencia adaptada a cada estado. Además, será necesaria la integración de la FPGA junto con el microprocesador, así como el test de las diferentes partes que integran el sistema. | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | FPGA | es_ES |
dc.subject | Cocotb | es_ES |
dc.subject | VHDL | es_ES |
dc.subject | Microprocesador | es_ES |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Máster Universitario en Ingeniería de los Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics | es_ES |
dc.title | Diseño e implementación de un jammer configurable en FPGA | es_ES |
dc.type | Tesis de máster | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.description.bibliographicCitation | Martínez Cuesta, A. (2020). Diseño e implementación de un jammer configurable en FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/136750 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\121256 | es_ES |